基于TS201与FPGA的信号处理系统

针对现代信号处理的数据量大和实时性高的特点,需要采用高速数字信号处理器及其他高速逻辑器件配合进行处理.基于高性能DSP TigerSHARC201和大规模FPGA STRATIX-EP1S10,提出了DSP和FPGA高速互联的异构系统体系结构,采用了LINK口的通信方式,实现了一种高速信号处理电路.     

基于多DSP的并行实时视频处理系统

视频处理的特点是数据量大,实时性要求高.为了满足数字视频信号处理的要求,在并行计算的基础上,运用ADI的TigerSHARC系列DSP组成多DSP的并行处理系统,并用FPGA实现DSP处理系统与外界的高速接口.该系统能实时、高速、灵活的处理各种格式的视频和图像数据.     

TigerSHARC网络加载的设计与实现

提出了一种由多片TigerSHARC系列DSP芯片组成的任意拓扑结构的网络系统的构成和加载方法。首先通过链路口对TigerSHARC网络进行检测,由此得到该网络的加载网表;然后分析加载网表,并实现整个网络的加载;最后给出网络加载编程的流程图。     

ADSP-TS101外部总线接口技术

ADSP-TS101是ADI公司新一代高性能浮点DSP,开始应用在高速数据采集和处理系统中。TS101外部总线接口可编程,方便和各种总线外设接口。本文结合TS101与同步FIFO、SDRAM和FPGA的接口实例,介绍了TS101的接口技术,可作为基于TigerSHARC系列DSP的应用系统设计参考。     

ADSP-TS101外部总线接口技术

ADSP-TS101是ADI公司新一代高性能浮点DSP,开始应用在高速数据采集和处理系统中.TS101外部总线接口可编程,方便和各种总线外设接口.本文结合TS101与同步FIFO、SDRAM和FPGA的接口实例,介绍了TS101的接口技术,可作为基于TigerSHARC系列DSP的应用系统设计参考.     

基于TigerSHARC的雷达模拟器的设计与实现

ADSP-TS101 TigerSHARC DSP是一款极高性能的静态超标量处理器,专为大的信号处理任务和通信结构进行了优化.本文所介绍的雷达模拟器就是针对TS101的优势利用多片DSP进行设计并实现的.本文简要介绍了雷达模拟器的概念及雷达回波模型的建立,同时介绍了所用的ADSP-TS101芯片的性能,最后给出了该雷达模拟器的硬件和软件实现及其硬件实现框图和软件流程图.     

基于TS101平台的气象雷达解距离模糊算法实现

信号处理器是气象雷达的重要组成部分,可实现各种算法来提取气象信息,因此开发新一代气象雷达信号处理器具有重要意义.该信号处理系统采用AD公司的TigerSHARC系列芯片TS101,本文介绍基于该DSP芯片的信号处理器硬件设计以及气象雷达信号处理算法的软件流程.使用表明,该气象雷达信号处理器有很强的运算能力,能实现较为复杂的解距离模糊算法,并且具有很好的处理效果.     

基于多DSP系统的并行延时LMS算法的实现

随着对信号处理要求的不断提高,基于AD公司21xx系列16位定点DSP中的ADSP-2181提出了一种具有很强适应性与灵活性的多DSP结构,同时介绍了基于FIR滤波器的自适应滤波算法,包括常规LMS算法,延时LMS算法,以及基于二输入二输出FIR滤波器的并行延时LMS算法,详细介绍了易于实现并行和流水线结构并行延时LMS算法,并将自适应滤波中的两大热点——自适应算法的研究与高速信号处理的实际工程相结合,重点研究了并行延时LMS算法在多DSP结构中的实现,体现了并行算法的优越性。     

基于DSP的实时信号处理算法研究

以TMS320系列DSP为例,讨论了DSP的CPU结构及硬件重复操作机制的特征,并针对典型数字信号处理算法的特点,分析了DSP在实时信号处理中的实用价值.     

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈，多DSP并行处理技术应运而生，成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。     

FPGA与DSP的高速通信接口设计与实现

对ADI公司TigerSHARC系列的两种典型DSP芯片TS101[1]和TS201[2]的链路口性能进行了分析和比较,并给出了FPGA与这两种DSP芯片通过链路口进行双工通信的设计,为FPGA+DSP实时处理系统的内部数据通信提供了更加稳定和完善的通道。     

基于ISA总线的ADSP2106x信号处理板的设计

ADSP2106x是AD公司推出的一种浮点系列高速DSP芯片.本文主要介绍在ISA总线上开发ADSP2106x信号处理板的设计原理.计算机通过ISA总线可以管理信号板的运行,完成高速信号处理的任务.     

基于ISA总线的ADSP2106x信号处理板的设计

ADSP2106x是AD公司推出的一种浮点系列高速DSP芯片。本主要介绍在ISA总线上开发ADSP2106x信号处理板的设计原理。计算机通过ISA总线可以管理信号板的运行,完成高速信号处理的任务。     

ADSP-TS101S TigerSHARC的结构及其功能

介绍了ADI(Analog Device)公司新一代定浮点兼容数字信号处理芯片ADSP—TS101S TigerSHARC的功能结构及其特点，以及DSP开发的基本过程。     

FPGA中设计FSM实现TigerSHARC DSP link口加载

介绍了一种在FPGA中实现的有限状态机FSM,可以通过link口对TigerSHARC信号处理器进行程序加载。通过信号处理器系统的处理器之间的link互联结构,FSM可实现对整个信号处理系统的加载功能。在FPGA中设计加载状态机及信号处理系统与其他系统的接口,使信号处理系统更加简单、高效。     

DSP技术在软件无线电中的应用

在简要介绍软件无线电这一新概念的基础上,对其关键技术-数字信号处理(DSP)技术以及DSP技术在软件无线电中的应用进行了比较全面的论述.对比了几种常用的软件无线电DSP处理平台实现方法的特点.同时,详细介绍了一种由现场可编程门阵列(FPGA)和TMS320C6X系列DSP组成,基于软件无线电设计思路的高速、通用数字信号...     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

嵌入式实时操作系统μC/OS-Ⅱ在TigerSHARC101上的移植

本文简单介绍了嵌入式实时操作系统μC/OS-II和ADI公司的DSP芯片TigerSHARC101,并详细介绍了μC/OS-II在TigerSHARC101上的移植过程,并给出了相应的性能评价。     

基于ARM和FPGA的并行信号处理系统接口板设计

介绍了一种并行信号处理系统接口板的完整设计方案,着重描述了板内各部件之间的互连设计,提出了一种ARM与DSP高速互连的设计方法。设计采用共享总线的结构,利用DSP Cluster Bus为SDRAM,2块FPGA和DSP之间高速大块数据交换提供了通道。利用成熟的CPCI总线,板卡提供了高达90MB/s的主机访问DSP速度。此外,板卡还提供了适合短距离通讯的LINK口和远距离高速通讯的光纤和LVDS通道。     

基于线性约束LSCMA在TS101上的实现

本文探讨了ADSP TigerSHARC101S的在基于线性约束最小二乘恒模算法(LSCMA)中的应用.首先介绍了最小二乘恒模算法基本原理和权值迭代公式,并对其进行线性约束然后介绍了ADSP TigerSHARC101S芯片的基本结构特征和它强大的功能并简单描述了其相应开发软件Visual DSP++3.0的功能及使用方法.给出了最小二乘恒模算法实现波束合成的具体流程图,在经过Matlab软件成功进行仿真模拟之后用Visual DSP++3.0设计了DSP程序,用C语言嵌套部分汇编语言的形式实现了用ADSP TigerSHARC101S进行迭代求权向量的过程.