基于Verilog的CAN总线协议验证模型库的建立

随着集成电路芯片设计难度的提高,对芯片设计的验证也变得越来越复杂.能够高效全面的验证,同时缩短整个开发周期,降低设计成本是验证工作者面对的重要问题.对此基于Verilog HDL设计了CAN总线节点的RTL验证模型,并依据建立验证模型的需求,增加了错误注入功能及用户接口,从而简化测试平台开发的复杂度,最终完成对被测目标中CAN模块的协议完整性的测试.通过对典型操作实例的分析,验证了该方法的有效性.     

宽带电力线载波通信芯片的FPGA验证

随着芯片集成度的不断提高,设计复杂度以及验证难度都随之增加,不可避免的造成软硬件开发周期的延长.为了在流片前能够对宽带电力线载波通信芯片进行协议一致性评估,利用软硬件协同的方式提高系统开发效率,文中提出了一种针对此芯片的FPGA原型验证平台,包括数字和模拟两部分.通过对数字部分进行设计移植、验证以及执行自动化工具流程,...     

一种基于分层结构建立的SDH芯片验证平台

同步数字体系(SDH:Synchronous Digital Hierarchy)是一个将复接、线路传输及交换功能融为一体的、并由统一网管系统操作的综合信息传送网络,随着SDH芯片集成度越来越高、规模越来越复杂化,快速建立一个可重用的、结构化的验证平台就成为芯片设计成功的重要因素,本文通过一个成功SDH项目,介绍一种基于分层结构建立的SDH验证平台,阐述了SDH芯片项目验证质量及验证效率提高在平台运行下的实现性,为SDH芯片项目验证建立起到很重要的借鉴意义。     

八通道多协议串行通信控制器的功能验证

超大规模集成电路芯片的验证是一项复杂的任务,占据了整个芯片设计工作量的70%.实现了一款八通道多协议串行通信控制器芯片的功能验证,介绍了基于总线功能模型验证平台的建立方法,并根据此芯片的设计特点,研究了该芯片的验证策略,设计了验证平台,同时完成了芯片的后仿真和样片测试.实践证明,该验证策略具有较高的功能覆盖率,验证平台具有较好的复用性,对同类具有复杂通信协议电路的功能验证有一定的参考价值.     

一种32位MCU的FPGA验证平台

随着应用的复杂化和多样化,微控制器(MCU)设计规模急剧增大,性能要求越来越高。为缩短芯片验证时间,提高验证效率,采用FPGA原型验证平台是一个有效的方法。通过建立基于FPGA的高性能原型验证系统,可及时发现芯片设计中的错误和不足,进而缩短MCU芯片研发周期。以一款通用MCU为研究对象,通过修改时钟系统,替换存储器和综合布局布线设计FPGA验证平台,并利用该平台进行软硬件协同验证,为该芯片的验证工作提供了高效有力的支撑。     

数字集成电路的FPGA验证

在一个复杂的asic芯片设计中，动辄数百万门，如果已流片后回来的芯片无法正常工作，必将造成时问、金钱的极大损失，比如开发费用的成倍增加，市场先机的丧失等等；为避免以上情况，在流片之前需要做验证，除了采用软件仿真和形式验证是很不够的，还需做其他一些不同的验证，这些验证方法互相补充，以尽可能提高芯片验证的覆盖率，其中很重要的就是系统级的FPGA验证。由于FPGA验证系统与实际的系统很接近，在这样一个系统上，芯片运行的速度和实际系统可比拟甚至一样，这有助于发现一些出现概率很低的bug，很容易运行一些在软件仿真中不太实际的测试；其次，对于一个FPGA验证系统，可以把它视为一个实际芯片构成的系统，完全可以在此基础上利用各种开发工具开发出相应的测试平台和应用平台，这就使得芯片代码的验证与实际芯片的测试类似，并且用于代码验证的所开发的工具和测试向量完全可以用于流片回来后的产品测试，大大减小了工作量，提高了工作效率；     

调试功能仿真及验证平台设计

本文档针对ARM CPU芯片,介绍了支持双核CPU芯片调试功能仿真平台和验证平台的设计及实现方法.调试功能仿真平台主要由验证脚本和Debug Driver程序组成;调试功能验证平台是基于仿真平台进行设计,直接使用仿真平台的Debug Driver程序,由MCU中验证程序替代仿真验证脚本的功能,使用验证设计更加灵活、全面...     

面向智能卡SoC芯片的集成验证设计方法

近几年来,随着人们对信息安全性和便携性要求的不断提高,智能卡研究与应用得到了长足的发展。集成验证在整个智能卡芯片前端流程中持续扮演着重要角色,它能够提高和保障产品质量,从而间接影响总体的产品时间。本文概括的描述了智能卡SOC芯片集成验证工作的方法和思路,以及如何做好集成验证工作,保证验证质量,提高验证效率。     

软硬件协同验证方法的研究

摘要：本文是基于做项目实践时,对SOC的各个模块的验证中采用的软硬件协同验证方法进行研究,与传统的验证方法进行对比,得出这种验证方法的优点。SOC芯片不仅在规模上与传统的芯片有着很大的差别,而且在设计验证方法上也有着本质的不同。在SOC的设计中,大量的采用IP复用技术^[1],不仅包含大量的硬件电路设计,而且包含了相当部分运行在嵌入式处理器上的软件需要设计,也就是说为了确保软件和硬件能够很好的协同工作,SOC验证中要同时考虑硬件和软件的验证。这种情况促进了SOC设计方法和验证方法产生了巨大的变更,软硬件协同设计和验证的技术应运而生。     

高性能验证平台设计与搭建

随着集成电路设计的复杂度越来越高,系统验证的难度也在不断地提高.为了能更有效地完成验证工作,需要采用先进的验证方法来构建高性能验证平台.本文介绍的项目中,采用了多种先进验证技术,使用RVM分层结构,混合验证语言,集成多种验证IP,构建了一个存储系统的高效验证平台,探索了复杂系统验证平台设计与搭建之路.     

基于FPGA的SOC验证平台的设计

由于SOC芯片越来越复杂,仿真验证越来越重要,逻辑错误是造成SOC芯片流片失败的首要原因.本文基于Altera EP2C50 FPGA,研究并设计SOC验证平台,以加速SOC芯片的逻辑仿真验证,减少SOC芯片设计失败的风险.     

基于CAD工具的集成电路RTL质量快速评估方法

随着数字集成电路的飞速发展,设计的规模急剧增大,电路的结构也越来越复杂。使用传统的前端与后端分离的流程已经难以满足产品问市的时间要求。研究一种新的设计流程RTL-QA及其实现的工具平台,前端设计者就能在RTL设计时,从五个方面即代码净化、代码覆盖率、性能、可测性分析、功耗分析,逐一运行自动检查脚本,根据运行结果报告尽早发现代码缺陷,更方便的预测代码的质量和整个设计的性能．该方法在我们成功流片的信息安全SoC芯片中的实际运用说明了该方法的有效性。     

基于ARM7TDMI的SoC芯片的原型验证

验证是SoC（系统芯片）设计的重要环节,FPGA原型验证平台能以实时的方式进行软硬件协同验证,缩短SoC的开发周期,验证系统级芯片软硬件设计的正确性,降低SoC系统的开发成本。本文介绍了基于ARM7TDMI处理器核的SoC芯片设计项目,提出相应的FPGA软硬件协同设计与验证的方案,并在此SoC芯片开发过程中得以实施,取得良好效果。     

提高验证速度,缩短芯片设计流程

在复杂集成电路设计中,验证过程可能要占到整个芯片设计周期的70%,为缩短设计流程,加快产品上市,设计企业需要采用新技术提高验证速度。在摩尔定律指引下,现代大规模集成电路设计密度越来越高,相应地,其功能也越来越复杂,这对芯片的设计验证工作是个极大的考验。     

VMT在USBD模块验证中的应用

在集成电路设计中,功能验证是主要的瓶颈之一.据估计,验证工作占设计工作开销的60%以上.Synopsys公司VMT(Vera验证模型技术)工具可减小验证的工作量、节约时间.文中描述了使用VMT对USBD(通用串行总线器件)模块的验证,验证了USBD部件符合协议规范、完成系统定义的要求,并对不同的数据传输方式进行比较.本设计已通过MPW(multi-project wafer)流片生产出实际芯片,其效果在实际的芯片上得到了验证,达到了设计的效果.     

一种低功耗高动态范围的915MHz无源射频标签

设计了一种适用于NCITS-256-1999协议的915MHz无源射频只读标签.芯片具有低功耗、高动态范围的特点.1.6V电源电压下模拟前端的静态工作电流为1.6μA,芯片正常工作所需要的最小射频信号输入功率为45μW.芯片在0.18μm CMOS工艺下流片验证,测试结果表明,芯片能够很好地满足设计要求.     

SoC芯片UVM平台自动化开发系统

数据通信So C芯片规模大、接口数量繁多且配置复杂,开发过程需要完备的设计验证环境。市场上部分EDA工具已集成自动化验证平台,但它们一般只能搭建基本框架,无法自动支持非标准总线协议,需要较多手动更改,导致开发模块、子系统和系统级UVM验证平台及测试用例耗时较长。本文介绍了一种可自动提取验证平台关键信息、高效并智能化生成大规模So C芯片UVM验证平台的系统,根据用户配置自动分析RTL设计代码,抓取端口信号,并自动生成验证环境平台代码。本系统已经成功应用于多个数百亿晶体管规模的数通So C芯片验证工作,UVM平台开发时间缩短为之前的五分之一,大大提高了芯片研发效率,增强了平台代码质量和测试配置的灵活性、以及平台的可维护性。本系统可推广至更多SoC产品开发。     

基于uvm验证方法学的盲均衡器验证

文章采用通用验证方法学(UVM)搭建验证平台,以高速光纤传输系统中的数字信号处理芯片的盲均衡器作为验证对象,重点分析了UVM验证平台的搭建思想,产生随机化的测试向量,对盲均衡器进行全面验证,从而达到覆盖率的要求,通过寄存器模型和自动化脚本的使用,提高验证效率和平台的可重用性。验证结果表明,通过这种面向对象的层次性建模方法,可以大幅缩短平台的维护和开发时间,采用该验证方法的功能覆盖率为100%,代码覆盖率为98%,翻转覆盖率为97%。     

基于VMM统一验证平台的处理器芯片功能验证

本文结合处理器芯片实际项目,重点介绍了功能验证环节的工作。文章基于VMM验证平台,利用System Verilog语言自动生成测试激励,采用断言和功能覆盖率相结合的验证方法,实时监测RTL模型运行时的各种信号,自动进行覆盖率统计,通过增加约束实现覆盖率的快速收敛。文章最终给出了基于VMM验证平台进行功能验证的结果,绘制了功能覆盖率上升曲线。     

测试向量的自动生成及其功能验证环境

随着芯片的设计和验证越来越复杂,如何快速产生准确的功能测试向量就成为降低产品测试成本和缩短产品上市时间的关键因素。简要介绍了测试分类及测试向量,重点描述功能验证环境的建立,并提出一种新的功能验证环境,用于提高测试向量产生的效率和准确率。