共查询到18条相似文献,搜索用时 656 毫秒
1.
基于FPGA和DDS的信号源设计 总被引:3,自引:0,他引:3
设计一种基于FPGA和直接数字频率合成(DDS)的信号源.介绍DDS的工作原理,采用基于1/4波形的存储器设计技术可提高系统的分辨率和降低FPGA资源的利用率,采用DAC0832作为D/A转换器.该系统设计通过验证,并给出多种验证波形.实践表明,该系统具有运行可靠,设计成本低廉与功能易扩展等特点,具有一定的实用价值. 相似文献
2.
3.
4.
文章主要介绍了一种具有串口选控波形的基于FPGA的DDS核的设计与实现方法,通过DDS核可以产生任意波形信号。首先在FPGA中实现了DDS核设计,包括频率控制、相位控制、波形控制以及查表几个模块,FPGA将频率控制字、波形控制整合为地址,然后用该地址实现查表,查表后的数据向DA转换器输出;其次在FPGA中实现了串口通信和DA转换的FPGA控制,而串口主要完成输出波形的选择;最后整个设计通过FPGA开发平台得以验证,结果表明设计是正确有效的。 相似文献
5.
基于DDS技术的多路同步信号源的设计 总被引:1,自引:1,他引:0
多路同步数字调相信号源一般采用单片机和多片专用DDS芯片配合实现.该技术同步实现复杂,成本高.给出了一种基于FPGA的多路同步信号源的设计方法,通过VHDL语言硬件编程实现了基于单片FPGA的多路同步信号,数字调相快速准确.利用QuartusⅡ进行综合和仿真验证了该设计的正确性,该设计具有调相方便、速度快、成本低等优点. 相似文献
6.
针对某型导弹测试设备电路板检测仪激励信号源具体要求,采用了基于直接数字频率合成技术(DDS)的信号发生器设计方法,介绍了DDS的工作原理,详细阐述了基于FPGA设计DDS信号发生器的主要环节和实现的方法。采用了硬件描述语言Verilog HDL,完成了信号发生器的电路设计和功能仿真,并通过DE2—70开发板结合嵌入式逻辑分析仪Signal—Tap Ⅱ进行了分析验证。实验结果表明,该信号发生器能较好地产生所需激励信号,具有较高的实用价值。 相似文献
7.
直接数字频率合成器在FPGA中的设计与实现 总被引:2,自引:0,他引:2
介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点. 相似文献
8.
9.
王元华 《电气电子教学学报》2012,(5):52-54
本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言(VHDL)的自顶向下的设计方法来完成仿真实验。 相似文献
10.
11.
12.
13.
14.
分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。 相似文献
15.
基于FPGA的DDS信号源设计 总被引:1,自引:0,他引:1
介绍了DDS(直接数字合成)信号源的原理及组成,给出了VHDL(甚高速集成电路硬件描述语言)源代码,并探讨了在设计中应注意的事项。文中介绍的设计方法和代码已经过实验验证。采用VHDL在FPGA(现场可编程门阵列)器件上完成数字系统的设计,可以大大简化设计过程,提高设计效率,并可以根据实际要求进行灵活修改,充分显示了EDA(电子设计自动化)技术的特点与优势。 相似文献
16.
以Ahera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件.结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。 相似文献
17.
介绍基于89S51单片机和FPGA的频率特性测试仪的设计。该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示。经过调试,示波器显示待测网络频率范围100 Hz~100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便。 相似文献
18.
介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法. 相似文献