共查询到19条相似文献,搜索用时 83 毫秒
1.
2.
3.
4.
此次研究提出了低压CMOS LDO稳压电路电流优化设计流程,现有稳压电源电路与传统的CMOS LDO稳压电流电路相比较而言,低压CMOS LDO引入了低压带隙基准电路。确保在分解该稳压电源电路的设计过程中,构建完整的电源电路设计框架,在完成低压带隙基准电路分析之后,提出优化设计方案。通过具体的电路仿真,得出仿真优化结果。 相似文献
5.
6.
7.
对于一门专业技术课程,要想上好它,教师必须十分重视对课程的教学设计。本文以高职模拟电子技术课程中“串联调整型稳压电路的教学设计”为例,抛砖引玉地提出并阐述了如何设计符合学生认知规律、让学生能听得懂、具有启发性的教学方式,以供教师同行切磋。 相似文献
8.
9.
10.
本文提出的由恒压变压器预稳并采用单电源运放零伏可调式串接稳压电路,它可以作为中小功率行波管高压稳压电源的一种通用电路,具有电路简单、稳定度高、纹波小、可调范围宽、印制板通用性强、便于生产调试等特点。本文给出了电路工作原理与一般设计原则,最后还给出了400W行波管电源的实例电路及其主要指标。 相似文献
11.
该设计主要利用可调式稳压器LM317实现直流稳压电源的正负输出可调性。整个电源主要由变压器、整流电路、滤波电路,以及稳压电路几部分组成。其体积小,稳定性好且性价比较高。主要介绍其具体实现及原理,并分析具体硬件电路的工作原理及具体实现方法。结合单片机原理以及其他相关集成电路模块的相关原理实现了直流稳压电源的显示等具体功能。经反复实验,结果表明其具有灵活的可调性,控制效果良好。该电源可广泛运用于电力电子、仪表、控制等实验场合。 相似文献
12.
13.
设计一款应用于电压调整器(LDO)的带隙基准电压源。电压基准是模拟电路设计必不可缺少的一个单元模块,带隙基准电压源为LDO提供一个精确的参考电压,是LDO系统设计关键模块之一。本文设计的带隙基准电压源采用0.5μm标准的CMOS工艺实现。为了提高电压抑制性,采用了低压共源共栅的电流镜结构,并且在基准内部设计了一个运算放大器,合理的运放设计进一步提高了电源抑制性。基于Cadence的Spectre进行前仿真验证,结果表明该带隙基准电压源具有较低的变化率、较小的温漂系数和较高的电源抑制比,其对抗电源变化和温度变化特性较好。 相似文献
14.
针对传统低压供电的低压差线性稳压器线性响应比较慢的情况,提出了一种基于BICMOS 0.5μm工艺分高低压供电的低压差线性稳压器。经过Hspice仿真验证,该稳压器具有高增益、高PSRR(Power Supply Rejection Ratio,电源抑制比)、低功耗、响应速度快的特点,输入电压范围为0.5~28.0 V,输出电压为5 V。此稳定器低频时的开环增益达到86 dB,相位裕度为68o,低频时的电源电压抑制比为–91 dB,高频时也能达到–2 dB,静态电流只有13.5μA。 相似文献
15.
A full on-chip CMOS low-dropout(LDO) voltage regulator with high PSR is presented.Instead of relying on the zero generated by the load capacitor and its equivalent series resistance,the proposed LDO generates a zero by voltage-controlled current sources for stability.The compensating capacitor for the proposed scheme is only 0.18 pF,which is much smaller than the capacitor of the conventional compensation scheme.The full on-chip LDO was fabricated in commercial 0.35μm CMOS technology.The active chip area... 相似文献
16.
一种基于电压控制电流源的单片LDO稳压器的设计与实现 总被引:1,自引:1,他引:0
提出了一种单片集成的高电源抑制比LDO稳压器,主要应用于PLL中VCO和电荷泵的电源供给。该稳压器采用电压控制电流源(VCCS)补偿方案,与其他补偿方法相比,VCCS补偿仅需要一个0.18 pF的电容。误差放大器采用折叠共源共栅结构,可以提供高的电源抑制比,并且使得设计的LDO为两级放大器结构,有利于简化补偿网络。文中设计的LDO在低频时电源抑制比(PSR)为-58.7 dB,在1MHz处的电源抑制比为-20 dB。采用0.35 µm CMOS工艺流片,测试结果表明,本文设计的LDO可以为负载提供50 mA的电流。 相似文献
17.
18.
This paper presents a design technique of a low power, linear voltage regulator for high dynamic range of load current with good transient performances. It has been achieved by introducing a dynamic leakage path (pull down) at the driver stage of the voltage regulator. The pull down current through the dynamic leakage path is kept very small in steady condition for minimizing internal static power. While in high-to-low load current transition, the current through the dynamic leakage path is magnified for a small duration of time to achieve smaller settling time. The concept of the dynamic leakage path proves to be a more power efficient method than the static leakage method, especially in low standby current applications. The circuit is implemented in 0.18?µ CMOS technology and the voltage regulator generates 1.9?V from 3.3?V supply. The dynamic leakage path consumes additional 37?µA current, averaged over 7.2?µS time when the load current switches from high to low value, but consumes only 14?µA current in steady state. 相似文献
19.
三端集成稳压器因其成本低、体积小、简便可靠、稳压效果好等优点获得了广泛应用。本文首先对三端集成稳压器的结构特点作了简要介绍,然后从引脚名称、外形与框图、输出电压系列等到若干方面对固定式与可调式三端集成稳压器进行了详细地对比,最后对由其构成的常见直流稳压电路进行了深入浅出的讨论。主要介绍了变压器、整流二极管的选取,正负稳压电源及从0V起调的可调直流稳压电源的构成原理,对常见直流稳压电源的设计起抛砖引玉的作用。 相似文献