用CPLD实现SRAM工艺FPGA的安全应用

提出了一种利用CPLD产生的伪随机码来加密SRAM工艺FPGA的方法,并详细介绍了具体的电路和VHDL代码。     

可编程逻辑器件在DVCPRO设备中的应用

本文阐述了可编程逻辑器件的应用优势,分析了CPLD/FPGA在松下DVCPRO设备中的应用和芯片配置情况,介绍了利用工具发挥设备软件功能的方法。     

FPGA/CPLD可编程逻辑器件的发展前景

1　引言可编程器件即部分功能可由软件程序更改的器件 ,主要有Ｘｉｌｉｎｘ公司的ＦＰＧＡ器件系列和Ａｌｔｅｒａ公司的ＣＰＬＤ器件系列 ,它们开发较早 ,占用了较大的ＰＬＤ市场。随着数字逻辑系统功能复杂化的需求 ,集成电路本身在不断地进行更新换代。 10年前 ,其规模为每平方英寸 1万个门电路 ;现在已达到平均每平方英寸10 0万个门电路 ,因而出现了现场可编程逻辑器件(ＦＰＬＤ) ,其中应用最广泛的当属现场可编程门阵列(ＦＰＧＡ)和复杂可编程逻辑器件 (ＣＰＬＤ)。这里的ＦＰ ＧＡ/ＣＰＬＤ实际上就是一个子系统部件 ,这种芯片受到世…     

FPGA／PLD器件应用前景

在大规模ＦＰＧＡ／ＰＬＤ器件用在ＡＳＩＣ的原型实验中，有些问题需要解决，ＩＳＰ型ＦＰＧＡ／ＰＬＤ引人瞩目。ＦＰＧＡ／ＰＬＤ的成本优势增加ＦＰＧＡ／ＰＬＤ（现场可编程门阵列／可编程逻辑器件）的用途有两种：一是用于最终产品；一是用于ＡＳＩＣ（专用集成电路）化前道工序的开发试制品。小型ＰＬＤ（２０脚的１６Ｖ８型、２４脚的２２Ｖ１０型等）的价格已经理顺，用于解码器或序列发生器等的电路中，已经为批量生产的产品所采用。然而，中大规模ＦＰＧＡ／ＰＬＤ，还需要同门阵列进行一番成本比较之后，才有可能用于批量生产的…     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

CPLD在骨干路由器中的应用

重点介绍了用ALTERA公司最新CPLD器件APEX20K系列的EP20K400BC652实现骨干路由器中的转发引擎功能,并比较了单片CPLD实现方案和多片CPLD实现方案的利弊.     

CPLD和FPGA：高密度可编程逻辑器件的比较

近年来,随着新的器件和结构的引入,高密度可编程器件(HC-PLD——High-Capacity pfo-grammable logic device)的市场有了显著的扩展.这些新的器件为设计提供了更大的灵活性,同时,也要求设计工程师能从中找出最适合其应用的器件.正确的器件选择能使产品和市场成功,而选择器件的失误则会导致设计受阻.为了作出正确的选择,设计师要对各种不同的HCPLD器件——尤其是复杂可编程器件(CPLD)与现场可编程门阵列(FPGA)——的特点和局限性有足     

基于EDA技术的CPLD／FPGA应用前景

结合电子设计自动化（ＥＤＡ）教学与实践情况,讨论了复杂可编程逻辑器件／现场可编程门阵列（ＣＰＬＤ／ＦＰＧＡ）器件的特点及应用前景,分析了目前电子设计领域中微控制器或单片机（ＭＣＵ）存在的问题,指出了基于ＥＤＡ的ＣＰＬＤ／ＦＰＧＡ的应用和技术推广将是我国未来电子设计技术发展的主流。     

PLD／FPGA简介

PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable GateArray）的简称，两者的功能基本相同，只是实现原理略有不同，所以有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD／FPGA。     

利用CoolRunner-Ⅱ设计高性能系统

CoolRunner-Ⅱ是Xilinx面向消费市场推出的一款低功耗高性能的CPLD产品，本文详细地介绍了CoolRunner-Ⅱ的主要性能以及它包含IRL的技术。     

基于ISE开发系统的FPGA器件的设计与实现

ISE是Xilinx公司最新推出的业界功能极为强大的可编程逻辑器件开发工具，本文通过一个设计实现计数器的实例，细致地介绍了ISE的设计流程和实现方案。     

浅谈FPGA设计中的属性标志

本文主要介绍ＦＰＧＡ设计中属性标志的加注方法，ＬＣＡ的命名规则，常用的几种属性标志，及其含义、特点和用法。     

CPLD在行波管发射机中的应用

介绍了CPLD在行波管发射机监控系统中的应用。该系统具有硬件的实时性和软件的可编程性双重优点,CPLD开发工具EDA的使用大大降低了软件开发周期。该文对行波管发射机中的干扰源进行了分析,并对各种干扰源采取的硬件和软件抗干扰措施作了简要介绍,完善了系统电磁兼容性设计。实践证明,这些措施的采用对CPLD监控系统的可靠工作十分有效。该系统完成了对行波管发射机的逻辑控制、故障检测、时序控制以及与上位机之间通信等功能,取得了良好的应用效果。     

空间太阳望远镜的图象预处理系统研制

空间太阳望远镜太阳磁场测量要求图象的信噪比为10⁴.受CCD满阱电荷的限制,必须对CCD采集到的图象,在预处理单元进行图象积分以提高信噪比;为了减小CCD引入的噪声,还采用了CCD图象改正技术;对于宁静态的长时间太阳观测,为了克服图象漂移导致无法进行图象积分的难题,提出了图象相关内插累加技术,来进一步提高信噪比;预处理单元还担负着偏振测量中的Stokes参数归一计算、CCD控制、调焦控制和图象格式化等任务.文中分析了预处理系统的处理功能需求,确定了系统设计方案;采用FPGA加DSP的硬件结构,制作了地面原理样机,开发了系统软件.在地面支持设备上对系统功能进行了仿真和测试.     

矩阵交织器的通用CPLD实现方法

交织编码在3G系统中已经大量使用，数据通过卷积编码后进行分组交织，在接收端完成反交织，将连续误码分散成非连续误码，从而使得误码在纠错允许的范围内得到纠正；CPLD(复杂可编程逻辑器件)具有方便的在线编程功能，可以用来实现交织编码；考虑到矩阵交织器的多样性而设计的通用矩阵交织器，只须通过修改一些参数值即可实现不同的交织器，大大节省了设计时间。     

基才FPGA的DDSIP核设计

以Ahera公司的QuartusⅡ7．2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件．结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统（SOPC）,利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。     

可编程逻辑器件设计新思路

可编程逻辑器件在集成电路的发展中占有重要地位。深亚微米与超深亚微米技术的发展使可编程逻辑器件向系统级可编程芯片转移。本文详细阐述了基于IP的系统级可编程芯片的设计策略。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。