基于分数阶傅里叶变换的CSS抗干扰通信系统设计与实现

为适应新形势下的战场电磁环境,必须寻求一种新型抗干扰通信技术体制.提出了一种基于分数阶傅里叶变换(FRFT)解调的非相干CSS(Chirp Spread Spectrum)扩频抗干扰技术,构建了调制解调模型并分析了其性能.研究表明,该系统在线性调频干扰情况下性能优于DSSS约2dB;同步实现难度低于直接序列扩谱(DSSS),易于在扫频扩频的基础上加入跳频功能实现二维扩频系统.通过DSP实现验证了方案的可行性.     

正交循环码M进制扩频接收机的研究

该文提出了一种基于正交循环码的M进制扩频接收机方案,发端将一条原型扩频码循环移位构成M个扩频码,实现M进制扩频,接收端利用时频变换域正交匹配滤波器实现了非相干解扩解调。该方案不仅减少了需要的扩频码数目,而且有效地降低了接收机的计算复杂度。该文对所提出的系统在单用户和多用户条件下的误码性能进行了理论分析和仿真,并比较了3种M进制解扩方法的运算量。结果表明:正交循环码M进制扩频系统的计算复杂度和误码特性均优于传统的M进制系统。     

表面波抽头延迟线非相干扩频调制解调器

表面波抽头延迟线非相干扩频调制解调器使用m序列相位编码表面波抽头延迟线作为相位编码波形发生器和匹配滤波器。它具有4MHz带宽和32kbit/s的数据率。表面波抽头延迟线中心频率为32MHz。在解调器中,匹配滤波器的输出经包铬检波和幅度判别,以实现对扩频信号的非相干解调。该系统具有简单和快速同步的特点。     

一种适合于非相干直扩信号捕获的方法

介绍了非相干直接序列扩频的基本概念,并建立了非相干直接序列扩频信号基带传输模型;在此基础上研究了直接序列扩频中捕获的难点,并提出一种基于后相关滤波和功率检测的捕获方法;最后,根据工程需要对系统进行了简化。仿真结果表明提出的捕获方法是适合非相干直接序列扩频的,且性能接近相干直接序列扩频。     

扩频调制的伪码跟踪技术分析

在直接序列扩频传输系统中,接收端通常利用匹配滤波器实现扩频信号的初始同步,利用伪码跟踪环实现本地码字对其相位的精确跟踪。伪码跟踪的准确性直接影响解扩的性能。伪码跟踪中采用归一化的鉴相算法,通过合理的环路参数、相干累加长度和非相干累加次数设计,可以提高伪码跟踪的准确性。针对直接序列扩频信号,通过理论和仿真分析得到了码跟踪环中的相干累加长度和非相干累加次数这2个关键参数与载波频差、扩频比以及误码率之间的关系,可以为扩频码定时跟踪的设计提供依据。     

基于频域差分的智能电表扩频信号捕获算法

电表信号功耗低、扩频序列较短,因此在低信噪比和多普勒频偏下实现突发信号的精准捕获是接收机设计的重点。针对部分匹配滤波-快速傅里叶变换(PMF-FFT)算法非相干积累后信噪比增益不足的问题,引入了一种基于频域差分非相干的PMF-FFT算法,消除了非相干平方损耗对捕获增益的影响;进一步结合通信环境提出了一种改进频域差分非相干算法,研究对突发直接序列扩频信号的捕获,实现智能电表接收端无线信号的粗同步。仿真实验表明,在消耗相同计算资源的情况下,改进算法的信噪比增益高于传统非相干积累法。     

基于FPGA实现的伪随机序列快速同步

通过对直接序列扩频(DS-SS)系统中两种典型同步方法的对比分析,给出了一种基于FPGA实现的简单快速同步方法,并对其硬件实现方案进行了软件仿真,结果表明:该方法正确可靠.     

非相干扩频捕获的匹配滤波器参数分析

在直接序列扩频传输系统中,接收端通常利用匹配滤波器实现扩频信号的初始捕获,扩频码同步时匹配滤波器的输出信噪比是决定捕获性能的一个重要因素。针对非相干直接序列扩频信号,通过理论推导和仿真验证得到了匹配滤波器输出信噪比与载波频差、扩频比以及匹配滤波器参数之间的关系,该结论可以为匹配滤波器的设计提供依据。     

扩频通信中PN码序列的捕获

扩频信号的捕获与跟踪是扩频接收机进行定位解扩的基础,文中基于FPGA进行了扩频信号捕获与跟踪的设计实现。分析了该方案的匹配滤波器、载波跟踪环、码跟踪环的设计与实现方法。并通过BPSK调制,使用非相干扩频通信的PN码并行捕获算法实现信号的捕获。     

基于软件无线电的扩频通信系统同步性的研究

采用现场可编程门阵列FPGA实现软件无线电技术,控制和调整扩频通信系统的同步性能。该系统介绍了用FPGA实现对采样信号正交数字下变频,完成同步搜索和频偏估计,以及纠正载波频偏和调整码元速率,同步跟踪。系统锁定同步信息并跟踪载波频偏变化,进行扩频码的非相干解调和解扩,最后还原出基带信息,实现同步性。     

瑞利平衰落信道中跳频GMSK信号的接收

本文提出一种瑞利平坦衰落信道中跳频方式下接收GMSK信号的方案，该方案不需要前导字之类的冗余数据来提取同步信息，具有前馈的结构，因此避免了假锁。仿真结果表明每跳要传输80比特以上，才能够完成位定时与载波同步并实时解调。本方案适合于用软件无线电实现。     

Synchronization to Disturbed Utility-Network Signals Using a Multirate Phase-Locked Loop

This paper presents a digital-signal-processing system suitable for synchronization in applications where the synchronization signal is severely disturbed, and where the signal frequency and amplitude are variable. The system is based on a multirate phase-locked loop. The main advantages of the multirate approach are that it relaxes the implementation of the antialiasing filter, and it enables one to accommodate the varying amplitude of the input signal. The antialiasing filter, which is in this case a high-order bandpass filter, is implemented in the digital part of the system. This feature is achieved by applying the oversampling technique to the input signal. The antialiasing filter automatically adapts to the input-signal-frequency variations through the system's variable sample-rate operation. This paper deals with modeling, analysis, control, and implementation issues of the proposed system. The system is implemented on a platform based on the Texas Instruments TMS320C31 digital signal processor. Tracking properties of the implemented system are verified with realistic signals such as a sinusoidal signal containing notch-type disturbance and noise and an arc-furnace voltage signal     

一种面向短时突发信号的高精度同步方案设计

针对短时突发通信存在捕获时间长、算法复杂度高、资源开销大等问题,文中设计了一种高精度同步方案。该方案自定义收发双方帧结构,采用独特码差分匹配算法实现信号检测和帧同步,并采用基于导频累积量的前向估计算法实现频偏估计和校正。为兼顾频偏估计精度和算法复杂度,对独特码采用滑动相关算法实现初始相位捕获,使系统结构紧凑,更加适合FPGA硬件实现。理论分析和软件仿真表明,该方案在低信噪比和高动态范围条件下具有较好的接收性能,频率估计精度能够达到符号速率的万分之一。文中同时进行了硬件协同仿真与验证,并给出了相应的仿真波形。     

一种WCDMA小区搜索算法设计与实现

通过对WCDMA小区搜索算法过程进行研究,分析传统最大似然算法在时隙同步中存在的不足,给出基于频偏补偿和时隙同步相结合的时隙同步方案;采用基于快速哈达码变换的帧同步算法,快速准确实现小区主扰码组的识别。通过WCDMA实时处理系统,验证算法在时隙同步过程中能够有效克服系统频偏带来的同步误差,并最终实时实现小区搜索。     

一种OFDM同步系统的DSP实现

同步是OFDM系统的关键技术之一,在介绍OFDM系统结构的基础上,围绕OFDM的同步问题,根据SC算法的原理,提出了OFDM同步的方案,并给出了帧同步、频偏同步和FFT的DSP实现方法。通过实验系统的中频对接测试,测试结果表明利用不同时间间隔的2个训练符号2的相关性,系统能够较好地实现不同频偏估计范围的同步,该测试方案为系统在无线信道中进行同步测试提供数据依据。     

OFDM系统中的联合同步和信道估计

在OFDM系统中,由于定时恢复、频率同步和信道估计之间存在密切联系,时延和频偏的估计误差会影响信道响应估计的准确性.本文采用IEEE802.11a无线局域网系统标准定义的训练序列进行联合估计.考虑系统性能优化和算法简化,将处理过程分成两步,首先得到粗的同步和信道响应估计,再利用得到的结果进行细同步和信道估计.实验结果显示信道估计精度高,系统误码率低.     

GPS/GLONASS同步的可编程逻辑实现

给出了一种用于第三代移动通信系统(3G)CDMA2000基站的时钟同步方案。由一个双星接收卡接收GPS/GLONASS标准秒信号作为整个时钟同步系统的参考,分两级锁相环实现:第一级锁相环采用软件锁相,输出10MHz信号作为第二级锁相环的参考源,第二级锁相环为2个模拟锁相环,分别输出16fc和48fc(fc=1.2288MHz)。2S信号由16fc分频得到。这种设计保证了输出时钟的长期稳定性和短期稳定性,满足协议所规定的同步精度。详细介绍了数字鉴相器、2S产生电路、相差检测及控制电路的电路设计和有关仿真结果。     

基于附加频移的跳频同步组网设计与分析

为了提高跳频同步组网的频点利用率,提出了一种基于附加频移的跳频同步组网方案。首先,给出了基于附加频移跳频通信的基本模型和收发双方的实现方案;然后,基于该跳频通信模型,给出了同步组网的网络拓扑结构。该方案在整个工作频段内能够使用所有可用频点进行同步组网,提高了频点利用率。分析结果表明,在相同子网数下,该方案较常规跳频同步组网还具有更小的碰撞概率和比特差错率,同时该方案还增加了敌方的侦察分选难度和干扰难度。     

一种改进的GFDM时频同步算法

针对广义频分复用( GFDM)系统对符号定时同步要求较高的问题,提出了一种新的基于前缀码的同步算法。在接收端,在获取粗略定时信息的基础上,利用前缀码前后两部分的相位差实现载波频偏估计,并对接收序列的频率偏移进行纠正,然后通过纠正后序列与已知发射前缀的互相关函数实现精确的符号定时估计。由于该前缀码具有共轭对称的特性,使其避免了“平顶效应”的出现。结合5G中低时延高可靠场景,在频率选择性信道中对其进行仿真,并通过均方误差对其性能进行了评估。理论分析及仿真结果表明,该算法相对于原算法具有更好的定时同步性能和更低的复杂度,提升了GFDM系统的整体性能。     

基于FPGA的OFDM系统设计与实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplexing）由于其抗多径衰落,频谱利用率高的优点在无线通信领域得到了广泛的应用。设计了一套基于现场可编程逻辑阵列（FPGA）的全数字OFDM系统,给出了系统方案以及关键技术的实现方法。在设计中同步采用基于循环前缀的联合同步算法,峰均功率比抑制采用加扰方法,信道估计采用最小二乘算法。此外,还采用了一种新的抗干扰技术,通过检测并切换子载波来达到抗干扰的目的。测试结果表明系统工作稳定,抗干扰性能良好。