H.264视频编解码技术在视频无线通信系统中的应用

为了进一步提高压缩性能,重点进行了H.264编解码器的优化.依据应用需求,对H.264编码中运算复杂度最高的运动估计模块进行了算法改进.在对参考代码JM10.2解码器的性能进行复杂度分析的基础上,提出了一种基于码头分组的快速变长熵解码方法.     

H.264及AVS双模视频解码器中帧内预测的硬件设计与实现

根据H.264/AVC及AVS的特点,设计出一种适合于帧内预测解码的硬件实现方式,并根据H.264和AVS帧内预测运算上的相似性提出了基于可重构的并行结构,有利于提高解码速度,并将该结构配合其他设计好的解码器模块,在FPGA上实现了高准清晰度的H.264及AVS视频的实时解码。     

H.264/AVC中CAVLC解码器IP核的设计

CAVLC（Context-Adaptive Variable Length Coding,基于上下文的变长变码）是H.264/AVC的熵解码模块,其性能优劣直接影响H.264/AVC 解码器的性能。在现有的CAVLC解码器基础上,提出了一种基于FPGA的CAVLC解码器的体系结构,采用分散控制的策略,简化了设计,对CAVLC的部分解码模块作了改进,并设计了并行化寄存器组,适于后续快速反量化反变换模块的设计。通过在Altera公司的QuartusII5.0进行综合并在ModelSim6.1下进行时序仿真可知,该设计至少能够满足H.264标准BaseLine档次、级数（Level）3.0的要求。     

基于MMX技术的H.264编码器的研究与实现

分析甚低码率视频压缩标准H.264的算法特点,基于H.264软件编码器,根据MMX技术的特点、数据结构和使用方法,用支持单指令多数据SIMD的MMX技术优化H.264的算法模块.重点讨论最耗时的DCT、IDCT、IT、IIT、帧间预测、帧内预测的运动估计、补偿模块的MMX实现算法.实验结果表明：优化后的编码器的处理速度提高到原来的1.3倍,有一定的实用价值.     

x264解码器的设计与实现

x264是基于H.264的免费开源的实用性视频编码参考软件,但其设计者没有给出相应的解码器,本文在软件平台上设计并实现了可以用于实时解码的x264解码器,经测试,解码速度可以达到H.264参考软件JM96解码器的6-10倍,满足了x264的实时解码需求.     

基于功能模块的H.264并行解码算法

针对H.264解码算法并行模块选择、划分以及模块间的数据交互问题,提出一种基于功能模块的H.264三核结构并行解码算法。该算法对解码器内部多个功能模块进行整合与二次划分,分析一种将解码器功能划分为3个均衡功能模块的基本构架,构建一种三核框架结构,在三核结构上实现解码器的3个均衡功能模块,并分析三核结构间的数据依赖关系。实验结果表明,该算法在功能模块并行程度、数据交互等方面均有所提升。     

基于H.264标准的视频解码优化及DSP实现

H.264视频编码标准是JVT提出的新视频编码标准.该标准在编码效率和传输可靠性方面与以前的标准相比有了更大的提高,但其运算复杂度也更大.指出H.264软件解码器的耗时部分模块,对其进行优化,并在DSP上实现.通过对QCIF视频序列的解码测试,优化后运行效率有了明显的提升,基本实现了实时解码.     

资源优化的H.264 FRExt解码

针对H.264 FRExt会大幅增加解码器对内存和计算资源消耗的问题,提出一种动态分数像素插值法,用以优化H.264 FRExt解码所需的存储和计算资源。该方法突破了H.264 FRExt定义中分数点必须按1/2像素到1/4像素分层计算的限制,直接计算运动补偿所需的分数像素,通过误差消除方法保证计算结果与标准完全一致。实验结果证明,该方法可以较大地节省内存,避免对冗余分数点的计算,加快解码速度。     

基于ARM9的H.264视频实时解码器研究与实现

通过分析JM H.264 Baseline Profile软件解码器的框架结构,根据影响解码速度的瓶颈,详细阐述了针对ARM9嵌入式平台上H.264视频实时解码算法的一整套优化方案;优化后,JM解码性能大大提高;最后结合ARM9的Friendly ARM mini2440开发平台,绐出了嵌入式H.264视频实时解码器的系统实现;实验结果表明,该解码器基本满足在嵌入式Linux平台下对qcif格式视频实时解码的需求.     

H.264的FPGA解码器中去块效应滤波器设计

介绍了H．264的FPGA解码芯片系统中去块效应滤波系统模块的设计结构,分析了该系统设计原理。介绍了详细的FPGA去块效应模块实现方案,使得整个系统能够满足解码器实时显示的要求。