基于FPGA的SOC验证平台的设计

由于SOC芯片越来越复杂,仿真验证越来越重要,逻辑错误是造成SOC芯片流片失败的首要原因.本文基于Altera EP2C50 FPGA,研究并设计SOC验证平台,以加速SOC芯片的逻辑仿真验证,减少SOC芯片设计失败的风险.     

利用RVM搭建可重用SOC验证平台

介绍了当前SOC验证领域的可重用性策略和RVM层次化验证平台的结构;以USB为例,给出了利用RVM搭建模块级验证平台的方法;阐述了如何使RVM验证平台重用于不同的IP核之间,以及如何把模块级验证平台重用到系统级验证平台上。     

基于RVM的SOC验证方法与技术

本文介绍了SOC的层次化验证方法,SOC层次化验证平台的一般结构.重点介绍了RVM验证方法学.详细描述了利用RVM搭建验证平台的屡次化结构,"以及RVM覆盖率驱动技术,和Synopsys公司提供的RVM基类."     

基于RVM的SOC验证方法与技术

本文介绍了SOC的层次化验证方法,SOC层次化验证平台的一般结构.重点介绍了RVM验证方法学.详细描述了利用RVM搭建验证平台的屡次化结构,“以及RVM覆盖率驱动技术,和Synopsys公司提供的RVM基类.“     

SOC设计验证讲述

本文论述了SOC正确性验证所使用的模拟，形式验证技术和静态验证技术等，并讨论了在设计过程中系统级、模块级、门级和物理级各个层次中的验证方法。     

利用RVM搭建SOC芯片的高效验证平台

本文介绍了用于SOC功能验证的RVM验证方法学,描述RVM验证平台的层次化结构,介绍了RVM的随机测试和基于覆盖率驱动技术的验证策略.文中以一个UART模块为例,详细说明了RVM验证平台在SOC功能验证中的应用;并对验证平台的重用性进行了阐述.     

C^＊SOC——自动化的SoC仿真验证平台

SoC(片上系统)是IC设计的发展趋势，仿真与验证是芯片设计中最复杂、最耗时的环节之一，实现仿真与验证自动化是芯片设计研究的重要方向。本文首先分析了在SoC设计中存在的一些困难，提出芯片设计需要SoC设计平台的支持，在分析目前设计平台的基础上，推出一个功能强大、自动化程度高的仿真验证平台——C*SOC。最后总结全文并展望SoC设计验证平台的发展方向。     

SOC验证的参考方法

ARM与Synopsys正在联手开发一种统一方法用来进行覆盖率驱动的SOC验证。该方法在《SystemVerilog验证方法手册》(VMM SystemVerilog Verification Methodolog,Manual)书中有具体介绍，本文将说明基于SysteruVerilog的验证方法怎样使SOC设计人员和知识产权(IP)模块开发人员都同样受益。     

如何进行SOC系统的功能验证？

文章简要介绍了在SOC系统设计中如何进行功能验证。从SOC系统的简化，验证平台的构建，如何提高验证系统代码的复用性以及如何提高验证系统的可维护性方面讲述如何进行SOC系统的功能验证．     

SOC层次化验证方法及应用

首先对SOC功能验证做了简要介绍，然后主要讨论了功能验证中的层次化验证方法，并以一个基于AMBA总线架构的SOC系统为例，从模块级、子系统级和系统级三个方面分别阐述了如何用层次化的方法进行验证。层次化验证方法主要分三层，第一层测试主要验证接口协议；第二层测试是对随机产生的大量的交易序列的测试；第三层测试主要是对特定的逻辑功能进行验证。每一层都是构建于其他层之上，这使得层与层之间衔接非常紧密，以便于在完成了第一层的测试之后可以快速地扩展到第二层进行测试，层次化验证方法的应用大大地提高了验证环境的执行效率。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.     

可重用AVS芯片结构软硬件协同设计

根据软硬件设计思想设计一个结构划分合理的可重用的AVS视频解码器结构.通过ARM平台软件移植,然后使用ARM ESL工具对系统模块性能进行整体评估,然后根据评估结果以及硬件实现复杂度进行软硬件结构的划分,定制软硬件模块接口,从硬件扩展考虑把硬件部分设计为与H.264解码器兼容并用SystemC模拟,最后在SOC Designer 平台做协同验证及仿真.     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

SOC集成电路设计的新纪元

介绍了ＳＯＣ集成电路设计的方法，过程。     

片上系统的设计技术及其研究进展

综述了微电子领域中集成电路以及片上系统目前的发展情况,详细介绍了片上系统的设计方法,设计技术及其设计过程中亟待解决的问题,并对其研究进展做了展望。     

SOC软硬件协同仿效系统的通讯协议设计

通过对EDA软件仿真器与硬件加速平台的数据传输和信息交换方式的研究,提出并实现了SOC软硬件协同仿效系统的通讯协议。该协议实现了逻辑通道复用技术及端口号寻址的数据传输功能。对基于该协议的SOC软硬件协同仿效系统进行测试试验,结果表明,该协议实现了EDA软件仿真器与硬件加速平台之间数据实时、准确的交换,达到了EDA软件仿真器与硬件加速平台协同仿效的目的。     

适用于软件无线电基带芯片验证的实时原型平台

随着半导体芯片器件规模急剧增长,对芯片的功能验证以及场景验证提出了更多的挑战。而对于基带SOC芯片,挑战则更加显著。基带SOC芯片的设计验证涉及到大量算法、信号处理专用电路、软硬件协同、实时复杂场景等功能评估与验证。一般通用的芯片验证方法(基于测试用例的服务器离线验证以及FPGA原型验证)无法覆盖对基带芯片评估、验证以及测试的要求。针对基带芯片设计验证需求,本文设计并实现了一个基于软件无线电的通用实时原型平台,可满足不同频段、不同协议的基带芯片的算法评估、功能及场景测试需求。本文基于该通用实时原型平台,成功的对一款GPS/BD导航基带芯片进行了实时原型验证,解决了原有离线仿真不能满足的实时场景验证需求,使得基带芯片的验证环境更加贴近真实环境,从而极大的提高了芯片的成功率。     

可重构计算平台的硬件结构设计

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷问题,介绍了一种基于PC机的FPGA可重构硬件平台结构的设计方法,该结构允许PCI总线快速重构,整个系统的硬件设计可以按以下两个部分进行设计:固定部分和可重构部分。最后在FPGA资源上的验证结果表明该设计能够有效实现FPGA的硬件重构,而且其物理硬件设计简单。     

一款通讯专用SOC设计的验证

文章介绍了对一款通讯专用SOC设计进行验证所采用的方法和流程，并对几种能够提高仿真验证效率的方法给出了较详细的说明。