基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

基于FPGA的可层叠组合式SoC原型系统设计

为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。     

基于SoPC的视频跟踪系统中OSD功能的实现

介绍一种基于SoPC技术的视频跟踪系统中OSD功能的实现方案。首先在FPGA上实现SoPC设计,然后用一个M-RAM作为OSD缓存,并通过NiosⅡ处理器和自定义的API函数对OSD缓存中的内容进行刷新,最后通过OSD合成逻辑将字符/图形叠加到PAL-D视频信号中。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

基于FPGA的CNN加速SoC系统设计

为提高目前硬件运行卷积神经网络(CNN)的速度和能效,针对主流CNN网络的卷积计算设计加速模块并在FPGA上实现用于加速CNN网络的SoC系统。硬件平台采用带有ARM处理器的ZCU102 FPGA开发板,系统采用处理器和加速器的结构进行设计。加速器负责卷积计算,采用分块技术并重组卷积计算循环次序,使片上缓存的数据复用率更高,减少系统与内存之间数据的传输。支持1×1到11×11的卷积核尺寸,硬件支持的激活函数为ReLU和Leaky ReLU。处理器负责控制并处理CNN网络的其它计算,使SoC系统具有通用性和灵活性。实验结果表明,在100 MHz的工作频率下,峰值计算性能可以达到42.13 GFLOPS,相比CPU和其它FPGA计算的性能有一定提升。     

高速上下变频FIR滤波器的FPGA设计

针对宽带WLAN收发器要求,在单片FPGA上设计实现了高速数字上下变频器和滤波器,其中滤波器为80MHz的40阶FIR滤波器,可以设定工作在上变频或下变频方式。为了对FPGA的资源占用量最小,以便实现片上系统(SoC)设计,充分利用了上下变频过程中I,Q数据流的特点,仅用一套滤波器运算单元分时复用对I,Q滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。结果表明,位平面结构对逻辑资源的占用量仅是转置结构的一半。在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势。     

虚拟FPGA逻辑验证分析仪的设计

本文对一种虚拟FPGA逻辑验证分析仪的设计方案及其工作原理进行了研究,并详细介绍了该仪器的两个主要工作环节的设计。采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的软件设计。在该仪器研制中,创新性地将逻辑分析仪和激励信号配合使用,实现了FPGA中电路的基本测试验证功能。同时,它还具有逻辑分析仪和产生激励信号的功能。     

基于FPGA的以太网与1553B网络接口设计

设计了一种以太网与1553B网络接口,计算机通过该网络接口可方便地实现1553B总线设备的实时监控。详细阐述了硬件设计方案及各逻辑单元的设计方法,整个设计完全采用硬件逻辑实现,将1553B总线信息的编解码、W5100控制逻辑、数据缓存逻辑集成在一片FPGA内。实验结果表明,该网络接口可以稳定地实现以太网数据帧与1553B信息字的数据交换,满足航空航天测控系统数据通信设备的要求。     

基于FPGA的简易逻辑分析仪的设计

本文介绍了一种可集成于设计任务中的嵌入式简易逻辑分析仪的设计.该逻辑分析仪以黑匣子的形式实现,通过PC机显示,它既可以和设计任务集成在一起,作为设计的一部分,对被测信号的时序逻辑进行分析和测试,也可以单独作为简易逻辑分析仪使用.设计主要采用SOPC技术,将各功能模块以IP核的形式实现.本文主要介绍了逻辑分析仪的基本原理,实现系统和简易逻辑分析仪的调试界面设计.     

基于FPGA的新型虚拟逻辑分析仪的设计

提出了一种基于FPGA的虚拟逻辑分析仪的设计.该系统对采集到的模拟或数字信号进行存储、处理和逻辑分析.通过FPGA控制数据单次或连续采集、缓冲,通过PCI总线将缓冲区数据转移到硬盘管理卡,由硬盘管理卡将数据存入海量硬盘.     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。     

The rapid prototyping experience of an H.263 video coder onto FPGA

In this paper, the methodology used for prototyping an H.263 basic line video coder is explained. The coder is based on an architecture, which we have called MVIP-2, consisting of a set of specialized processors for the main tasks (transforms, quantizers, motion estimation and motion compensation) and a RISC processor for the scheduling tasks.The design has been written in synthesizable Verilog and fully tested with hardware–software co-simulation using standard video sequences. All modules except the RISC have been synthesized and fitted onto an FPGA. The prototype has been tested in real-time using a commercial board with the RISC and the FPGA, a pattern generator emulating a video camera to generate the input sequences and a logic analyzer to test the H.263 output stream.We have used a classic design methodology with some improvements in order to carry out rapid system prototyping. With this improved methodology, a prototype can be obtained early in the design cycle allowing the debugging of some hardware and software components permitting others to be designed at the same time.In this paper we explain how this methodology has been applied to a complex design (MVIP-2). Despite some details being specific to this design, the main aspects of the methodology can be applied to other designs.     

基于FPGA的远场涡流检测仪的研究

为了实现对铁磁性管道缺陷的无损检测,本论文运用Altera公司的FPGA技术,设计并实现了远场涡流检测仪,并重点介绍了系统体系结构的设计。最后通过对有人工缺陷的管道进行检测,表明远场涡流检测仪的设计方法可行。由于采用了全新的FPGA技术,性能有了较大的提高。     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

基于FPGA的便携式逻辑分析仪设计

介绍了一种便携式逻辑分析仪设计方案.利用FPGA完成数据采集、触发存储,通过USB接口将数据传送给便携式PC机,PC机软件用LabWindows/CVI编写,实现数据分析和波形显示.该逻辑分析仪具有很好的便携性,适宜外场调试,为多种开发环境提供方便.     

防电磁泄漏串口通讯卡的设计与实现

军用通信设备在正常工作时会产生电磁泄漏,泄漏的电磁信号会被敌方情报系统还原为有用的信息,造成泄密,这对国防信息安全构成很大的威胁。本文采用TEMPEST技术从元器件、滤波电路、线路和印制板入手,消除产生强电磁波的根源,设计并实现防电磁泄漏的串口通讯卡。为了实现CPCI接口与串口的直接通信,以FPGA为主控器件,实现CPCI接口模块和串口模块的控制及通信,并将异步FIFO用于跨时钟域数据的缓冲。采用自顶向下的层次化设计方法完成FPGA逻辑设计。实验结果表明,板卡不但实现了基本的RS232协议,实现了波特率、数据位、校验位、停止位的可选,而且满足军用电磁辐射要求,有效地防止了电磁泄漏,保障了信息和通信安全,已成功应用于航空测试系统中。     

Designing and Analyzing a Flash File System with Alloy

Alloy is a lightweight modeling language based on .rst-order relational logic. The language is expressive enough to describe structurally complex systems, but simple enough to be amenable to fully automated analysis. The Alloy analyzer, with its SAT-based analysis engine, allows one to simulate traces of a system, visualize them, or search for counterexamples to a property. This article illustrates key concepts of Alloy using, as an example, the construction and analysis of a design for a .ash .le system. In addition to basic .le operations, the design includes features that are crucial to NAND .ash memory but contribute to increased complexity of the .le system, such as wear leveling and erase-unit reclamation. The design also addresses the issues of fault-tolerance by providing a mechanism for recovering from unexpected hardware failures. The article describes the modeling process and discusses the results of the design analysis, which has been carried out by checking trace inclusion of the .ash .le system against a POSIX-compliant abstract .le system.     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。