基于CMOS工艺的低相位噪声LC压控振荡器

介绍了一种用于锁相环型频率合成器的单片集成LC压控振荡器。该压控振荡器在传统的电路结构基础上进行了改进,在保证调谐范围的前提下,有效地降低了相位噪声。压控振荡器使用了片上集成螺旋电感,采用中芯国际(SMIC)0.35μm 1P6M混合信号CMOS工艺。测试结果表明,该压控振荡器的可调频率为3~3.55 GHz,在3.55 GHz中心频率附近的相位噪声达到-128 dBc/Hz(600 kHz),整个压控振荡器的工作电压为3.3 V,工作电流为13 mA。     

低相位噪声压控振荡器设计

分析了LC压控振荡器(VCO)相位噪声,通过改进电路结构,采用PMOS和NMOS管做负阻管,在尾电流源处加入电感电容滤波,优化电感设计,设计了一种高性能压控振荡器.采用TSMC 0.18 μm IP6M CMOS RF工艺,利用Cadence中的Spectre RF工具对电路进行仿真.在电路的偏置电流为6 mA、电源电压VDD=1.8 V时,输入控制电压为0.8～1.8 V,输出频率变化为1.29～1.51 GHz,调谐范围为12.9%,相位噪声为-134.4 dBc/Hz@1MHz,功耗仅为10.8 mW.     

低相位噪声VCO的设计

设计了一个用于移动通信中继站的低相位噪声压控振荡器(VCO)。该VCO采用了考皮兹结构,谐振器使用LC器件,放大器件使用双极结型晶体管(BJT)。其频率调动范围为730～840 MHz,压控灵敏度为22 MHz/V,输出功率为10.7 dBm。在800 MHz中心频率处,其实测相位噪声分别为-99.42 dBc/Hz@10 kHz,-116.44 dBc/Hz@100 kHz,-135.06 dBc/Hz@1 MHz。提出了一种采用基极低频滤波的办法消除VCO的杂散频率,整个测试频段内观察不到明显的杂散。阐述了VCO相位噪声的主要来源,给出了低噪声VCO的设计方法。理论计算,仿真结果和实物测试取得了一致的结论,对低噪声VCO的设计提供了一定的参考。     

低相位噪声、宽调谐范围LC压控振荡器设计

基于开关电容和MOS可变电容相结合的电路结构,设计了一种分段线性压控振荡器,很好地解决了相位噪声与调谐范围之间的矛盾.另外,在尾电流源处加入电感电容滤波,进一步降低相位噪声.采用TSMC 0.18(m CMOS工艺,利用Cadence中的SpectreRF对电路进行仿真,当电源电压VDD=1.8V时,其中心频率为1.8GHz,可调频率为1.430～2.134GHz,调谐范围达到37%,在偏离中心频率1MHz处,相位噪声为-131dBc/Hz,静态工作电流为5.2mA.     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

硅调频变容管及其应用

介绍了硅调频变容管的电特性（电容－电压特性、n值、反应特性和Rs特性）和发展趋势以及在压控振荡器中的应用。     

1.8 V低相位噪声全集成LC压控振荡器的设计

介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。     

高速低相位噪声VCO设计

压控振荡器已经成为当今时钟恢复电路和频率合成电路中不可缺少的组成部分。本文分别从压控振荡器的振荡频率和相位噪声两个角度，详细阐述影响VCO性能的因素，并提出相应的改进方法。     

射频应用的压控振荡器相位噪声的研究

相位噪声是压控振荡器（VCO）的关键参数之一。本文阐述了VCO相位噪声的特性，分析了时不变和时变两种相位噪声模型，给出了优化相位噪声的方法。     

2.4 GHz低相位误差低相位噪声CMOS QVCO设计

提出了一种新型的适用于锁相环频率合成器的正交压控振荡器(QVCO)结构,分析了QVCO的工作原理及其相位噪声性能.ADS仿真结果表明,电路工作在2.4 GHz、偏离中心频率600 kHz的情况下相位噪声为-115.4 dBc/Hz,在1.8 V电源下功耗仅为2.9 mW,输出信号的相位误差小于0.19°.结果还表明相对于目前流行的QVCO结构,提出的结构实现了低相位误差、低功耗、高FoM值.     

一种带有升压电路的0.5 V 3 GHz低功耗LC VCO设计

采用标准的0.13μm CMOS工艺实现了0.5V电源电压,3GHz LC压控振荡器。为了适应低电压工作,并实现低相位噪声,该压控振荡器采用了NMOS差分对的电压偏置振荡器结构,去除尾电流,以尾电感代替,采用感性压控端,增加升压电路结构使变容管的一端升压,这样控制电压变化范围得到扩展。测试结果显示,当电源电压为0.5V,振荡频率为3.126GHz时,在相位噪声为-113.83dBc/Hz@1MHz,调谐范围为12%,核心电路功耗仅1.765mW,该振荡器的归一化品质因数可达-186.2dB,芯片面积为0.96mm×0.9mm。     

高性能超低功耗的4.224GHz正交LC VCO

采用Jazz0.18μm RF CMOS工艺设计并实现应用于MB-OFDM超宽带频率综合器的4.224GHz电感电容正交压控振荡器。通过解析的方法给出了电感电容正交压控振荡器的模型,并推导出简洁的公式解释了相位噪声性能与耦合因子的关系。测试结果显示,核心电路在1.5V电源电压下,消耗6mA电流,频率调谐范围为3.566~4.712GHz;在主频频偏1MHz处的相位噪声为-119.99dBc/Hz,对应的相位噪声的FoM(Figure-of-Merit)为183dB;I、Q两路信号等效的相位误差为2.13°。     

射频应用的压控振荡器相位噪声的研究

相位噪声是压控振荡器(VCO)的关键参数之一。阐述了VCO相位噪声的特性,分析了时不变和时变两种相位噪声模型,给出了优化相位噪声的方法。     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

低抖动锁相环中压控振荡器的设计

压控振荡器(VC0)作为PLL系统中的关键模块,其相位噪声对PLL相位噪声和抖动产生决定性影响.在对PLl系统噪声及VCO相位噪声分析的基础上,基于CSMC 0.5μm CMOS工艺,设计了一款低相位噪声两级差分环形VCO.Spectre RF仿真结果表明,VCO频率调谐范围为524 MHz～1.1 GHZ,增益最大值Kvco为-636.7 MHz/V,900 MHz下VCO相位噪声为-116.2dBc/Hz@1 MHz,功耗为21.2 mW.系统仿真结果表明,VCO相位噪声对PLL抖动的贡献小于1 ps.     

一个2.4 GHz CMOS LC压控振荡器的设计

采用单层多晶6层金属(1P6M)的0.18μm标准CMOS工艺,设计了一个2.4 GHz电感电容压控振荡器(LC tank VCO)。该压控振荡器的电路结构选用互补交叉耦合型。测试结果表明,在VCO的输入参考频率为1 MHz,工作电压1.8 V时,工作电流为5.5 mA,频率调谐范围2.1~2.8 GHz。     

GPS射频接收芯片中低功耗压控振荡器的设计

设计了一种应用于GPS射频接收芯片的低功耗环形压控振荡器.环路由5级差分结构的放大器构成.芯片采用TSMC 0.18 μm CMOS工艺,核心电路面积0.25 mm×0.05 mm.测试结果表明,采用1.75 V电源电压供电时,电路的功耗约为9.2 mW,振荡器中心工作频率为62 MHz,相位噪声为-89.39 dBc/Hz @ 1 MHz,该VCO可应用于锁相环和频率合成器中.     

低相位噪声HBT单片压控振荡器的设计

与传统的硅双极晶体管(Si BJT)相比,异质结双极晶体管(HBT)具有特征频率高、1/f噪声小的优点,可以用在微波频段内的单片集成电路设计中。采用异质结双极晶体管(HBT)设计一种低相位噪声HBT单片VCO电路,芯片电路测试结果:电压控制频率范围fo=8.0~9.5 GHz;输出功率Pout=7~9.5 dBm;在偏离振荡中心频率foffset为100 kHz时相位噪声Pn=-106 dBc/Hz。