不同栅压下NMOS器件的静电防护性能

针对金属硅化物亚微米工艺,研究当静电自保护输出驱动中NMOS器件的栅极处于不确定电压时的静电防护能力.在0.35μmCMOS工艺下,设计不同尺寸的NMOS静电防护器件,采用传输线脉冲(TLP)测试系统测量NMOS器件在不同栅压下的电流-电压曲线.借助半导体器件仿真软件ISE-TCAD对器件进行瞬态仿真,得出在不同栅压下的电场强度分布.分析表明,栅压使得电流更趋于表面流动而降低NMOS静电防护器件的二次击穿电流.在设计回跳型栅极耦合NMOS静电防护器件时,辅助触发电路的RC时间常数应该控制在50ns左右.     

3.3V CMOS工艺下5V电源轨的ESD箝位电路

基于传统栅极接地NMOS静电放电电源箝位结构,针对5V供电情况,通过电平移位及低漏电流续流措施,实现了3.3V CMOS集成电路工艺条件下5V电源轨的新型静电放电箝位电路,避免了高压工艺造成的成本增加．该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流．采用中芯国际0.18μm CMOS集成电路工艺库模型,仿真验证了电路的正确性; 流片结果通过了人体模型±4000V测试,该电路可成功用于5V电源轨静电放电保护．     

0.18μm CMOS工艺下的新型ESD保护电路设计

为了有效地保护0.18μm CMOS工艺下箝位器件的栅极,设计了一款新型的电源和地之间的静电保护电路.该电路在检测电路部分加了一个NMOS反馈器件,同时在检测电路的下一级使用了动态传输结构.反馈器件能够提高电路中各器件工作状态的转换速度,使得保护电路能够及时关闭,避免箝位器件栅极电流保持过长时间,保护了箝位器件的栅极.此外,该电路采用0.18μm CMOS工艺下的普通器件,节省了电路的成本.     

全N型TFT ESD瞬态检测电路的设计

为适应有源发光二极管显示(AMOLED)以及有源液晶显示(AMLCD)技术的发展,使用三级反向器反馈结构设计了一种全N型的TFT静电放电(ESD)瞬态检测电路,并采用对比仿真研究的方式分析该电路的性能优劣.结果显示:反馈器件一方面可以提高各功能器件的转换速度,以保证箝位器件能够及时打开与关闭,避免因长时间流过大电流而引起箝位器件失效;另一方面可以控制箝位器件栅极电压的保持时间,从而满足不同电路的需求;三级反向器可以稳定箝位器件的栅极电压波形,有利于电路功能的更好实现.该设计满足基本ESD检测电路的相关参数要求,并且提高了电路的总体性能.     

H型栅PMOS跨导双峰效应建模

H型栅SOI PMOS结构因为其抗辐照能力强,对称性较好,在SOI电路设计中得到广泛应用。但其跨导在栅电压变化时具有明显的双峰效应,而通用的BSIMSOI模型无法反映出该类器件的跨导双峰效应,为器件特性的仿真和预测带来了挑战。针对此问题,基于BSIMSOI仿真模型,利用子电路定义了两条并联的晶体管沟道,建立了H型栅PMOS结构的SPICE模型。该模型可有效表现SOI工艺下的PMOS器件的双峰效应。实验结果表明,与BSIMSOI相比,该文提出的模型误差均方根值(RMS)从6.91%下降至1.91%,同时,利用BSIMSOI的bin参数后,将W较小尺寸的模型RMS值降低了60%以上,可以良好地适用于SOI工艺H型栅PMOS结构建模和电路设计当中。     

新型VBO接口芯片静电放电防护器件

为了改进VBO接口电路静电放电（ESD）防护器件性能,提出2种新的ESD防护器件：栅二极管与面积效率二极管触发可控硅整流器（SCR）. 采用SMIC 40 nm CMOS工艺与SMIC 28 nm PS CMOS工艺制备传统二极管、栅二极管、面积效率SCR;通过半导体工艺及器件模拟工具（TCAD）进行仿真,分析电流密度;通过传输线脉冲测试（TLP）方法,测试不同结构ESD防护器件的Ⅰ-Ⅴ特性. 栅二极管的ESD鲁棒性为19.7 mA/μm,导通电阻为1.28 Ω,相较于传统二极管降低了38.8%. 面积效率二极管触发SCR触发电压为1.82 V,鲁棒性为48.1 mA/μm,相较于传统二极管提升了174.8%. 测试结果表明,栅二极管与ASCR和传统ESD器件相比,性能有极大的提升,适合用作VBO接口芯片的ESD防护.     

新型的电平移位电路设计

针对高压驱动电路控制提出了新的具有很大驱动电流和很小静态功耗电平移位栅电压控制电路.该电路主要利用二极管的反向工作特性,结合正反馈电路,分别为输出APMOS管和NMOS管提供可靠栅驱动信号.该电路采用CSMC的0.5μm工艺实现,测试结果表明,所设计的电平转换功能得到实现,且转换速度快.     

空间辐射效应防护的标准单元库设计与实现

为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI（Silicon on Insulator）集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于3.3V-0.35μm-PD（Partly）SOI CMOS（ComplementaryMetal-Semiconductor）工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300krad（Si）。     

基于0.5 μm BCD工艺的双向SCR结构的ESD保护设计

针对双向可控硅(DDSCR)在特征尺寸不断缩小的集成电路中,难以达到窄小静电放电(ESD)设计窗口的ESD防护需求,设计一种PMOS内嵌型浮栅DDSCR (GFDDSCR) ESD保护器件,并基于0.5 μm Bipolar-CMOS-DMOS工艺进行制备.利用传输线脉冲测试研究不同关键尺寸的GFDDSCR的ESD特性及单位面积ESD防护能力,分析器件ESD特性随关键尺寸变化的规律,得到优化的GFDDSCR的结构参数.结果表明,与DDSCR的改进型结构(IBDSCR)相比,优化的GFDDSCR触发电压下降了27%,电压回滞幅度减小了53%,维持电压和失效电流基本不变,能够满足微纳米级集成电路窄小ESD设计窗口的需求.     

红旗-7B防空导弹辅助发射决策知识获取方法研究

本文基于装备使用与维修保障过程,研究利用事件序列图(ESD)来支持获取红旗-7B防空导弹辅助发射决策知识.为此,在事件序列图(正向ESD)框架基础上,提出逆向事件序列图(逆向ESD)的模拟方法,以与正向ESD相结合,用以满足决策知识获取的要求.在对该逆向ESD方法进行扩展的基础上,对计算机辅助逆向ESD建模技术进行了研究.最后用ESD和逆向ESD来对导弹稳压电源电路进行了示例分析,展示了ESD和逆向ESD方法在导弹辅助发射决策知识获取中的适用性.     

ESD应力下改进型SCR器件设计与漏电特性优化

为探讨片上集成电路静电放电防护的易闩锁与漏电软失效问题,设计了一种内嵌MOS结构的N跨桥可控硅器件．传输线脉冲测试结果表明：与传统N跨桥改进型可控硅相比,该器件的电压回滞幅度减小了约28.6%．然而,当作用于该器件的瞬态电流从2.0A增大到3.2A时,漏电流从2.8×10^-7A逐渐退化至1.7×10^-5A,器件较易发生软失效．借助TCAD技术,仿真结果表明：在10^-4A的静电脉冲应力作用下,该器件内部晶格温度高达1160.5K．通过优化内嵌MOS结构的N跨桥可控硅器件的版图及其金属布线,削弱器件内部的功率密度聚集效应,可使器件在相同电应力下漏电流稳定在10^-9A量级．因此,该版图优化方法可有效地抑制器件的局部过热,提高片上集成电路的静电放电防护方案的热稳定性．     

CMOS工艺中栅耦合ESD保护电路

为了克服大尺寸静电放电损伤防护元件存在的不均匀导通情况,提出了一种改进的静电放电损伤保护电路方案．该方案利用栅漏交叠区的结扩散电容作为耦合元件,电容耦合作用使大尺寸元件在静电放电损伤事件发生时能够均匀导通,从而有效提高静电放电损伤保护电路的抗静电能力．     

40 nm IC静态和动态 ESD测试及失效分析

结合电网内使用电子器件面临的复杂电磁环境,介绍芯片在静态和动态下静电放电(electrostatic discharge,ESD)的防护能力测试,分析了ESD器件充放电模式(CDM)失效的现象和定位方法. 针对40 nm LQFP64封装芯片,详细介绍ESD测试过程和失效判定分析过程,综合运用激光束电阻异常侦测、扫描电子显微镜等手段完成对失效位置的定位和失效点的精确分析. 通过测试结果分析其失效机理,ESD保护电路中的晶体管,在电阻率下降、电流密度增加导致温度升高的正反馈作用下保护电路中的晶体管发生熔断,从而导致ESD保护电路失效.     

90nm CMOS工艺下电压触发的ESD检测电路

提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.     

基于IGBT特性的电路改进

绝缘栅双极晶体管(IGBT)、集成门极换流晶闸管(IGCT)和门极可关断晶闸管(GTO)的特性各不相同，因此对它们的过电流保护方法也不相同．IGCT或GTO的过电流保护一般在主电路中实现，使主电路复杂、成本高、体积大．IGBT的过电流保护一般在自身的驱动电路中实现．而主电路相对简单、体积小．用IGBT改造已有的IGCT或GTO主电路，可使主电路得到简化．减小体积．保证过电流保护的同时，还提高了开关频率，减小了输出谐波．