共查询到17条相似文献,搜索用时 46 毫秒
1.
2.
3.
针对大流量网络负载下的入侵检测性能瓶颈问题,论文研究和探讨了入侵检测系统的内容检测硬件加速技术,以开源软件Snort为实现平台,采用安全加速芯片对检测系统中最耗费计算资源的特征匹配操作实施加速处理,对实现的硬件加速原型系统给出对比测试实验结果,并进行了分析讨论。 相似文献
4.
针对传统Harris角点检测效率低、非极大值引起的伪角点多等问题,提出了一种自适应阈值和归一化互相关(NCC)与随机抽样一致算法(RANSAC)相结合的Harris图像匹配算法。首先,采用自适应方式抑制非极大值的方法对角点进行预筛选;其次,采用Forstner算子对角点进行二次筛选;接着采用归一化互相关匹配算法对检测的Harris角点进行粗匹配;最后采用随机抽样一致算法对图像进行精确匹配。实验结果证明改进的方法不仅缩短了角点检测和图像匹配时间,而且能有效提高图像的匹配精度。 相似文献
5.
一种新的Harris多尺度角点检测 总被引:23,自引:0,他引:23
Harris角点检测是一种经典的角点检测算法,但不具有尺度变化特性。该文把多分辨分析的思想引入到该算法中,构造了基于小波变换的灰度强度变化公式,并得到了具有尺度变换特性的自相关矩阵,从而构建了一种新的基于小波变换的Harris多尺度角点检测算法。这样,使得新的角点检测可以在不同的尺度下获取角点,并克服了单一尺度的Harris角点检测可能存在的角点信息丢失、角点位置偏移和易受噪而提取出伪角点等问题。通过对比实验,新算法明显地提高了图像角点检测性能。 相似文献
6.
为提高图像中角点检测的准确性,以及对图像噪声的抗干扰性,提出了一种多尺度Harris角点检测算法。该算法首先对图像进行多次高斯平滑,对每次平滑后的图像进行Harris角点检测,获得角点信息;而后,利用真实角点比噪声更稳定的特性,通过统计不同尺度下获得的角点信息,最终提取到真实的角点。实验证明,对于包含大量噪声的图像,提出的多尺度Harris角点检测算法仍能够准确的提取到真实的角点。 相似文献
7.
针对目前Harris算法存在的对噪声敏感和检测率不高的不足,提出一种双边核函数的新Harris角点检测算法.算法首先采用双边滤波器来代替原有的高斯低通滤波器,来增强算法的鲁棒性;接着采用多尺度分解来建立真实角点和伪角点的分割阈值.实验结果表明,提出的算法能精确地检测图像角点. 相似文献
8.
为了解决传统三维重建研究中光滑物体表面特征提取较难,重建效果不理想等问题,提出了一种对角点、边缘点同时进行特征提取的Harris改进算法,该算法通过一阶微分来实现图像二维信息的多基元检测,从而增强之后的三维重建效果.最后通过仿真实验证明文中提出的Harris的改进算法能够有效的进行多基元提取并最终得到理想的重建结果. 相似文献
9.
基于改进Harris算法的图像角点检测 总被引:1,自引:0,他引:1
针对Harris角点检测算法运行速度慢且单一阚值选取不当容易造成漏检正确角点或提取出较多伪角点的问题,提出了一种快速预筛选方法以提高检测效率,并结合多阈值角点提取及邻近角点剔除策略来改进算法.实验结果表明:单独使用该预筛选方式的改进算法仅用32.71%的时间就可以检测出原算法94.97%的角点;配合多阈值角点检测方法及临近点剔除策略时,改进算法的运行时间仅为原算法的61.94%,且检测出的角点分布更均匀,既能充分代表图像信息又有效地避免了角点簇拥现象. 相似文献
10.
角点是机器视觉和图像处理技术中常用的特征点,在降低信息数据量的同时有效保留了图像的重要特征,现已广泛应用于各个领域,用来实现图像处理的特定要求。本文先对Harris角点检测算法原理进行阐述;再详细介绍改进的Harris角点检测算法的应用领域及效果;最后,对Harris角点检测的研究趋势做出总结和展望,为Harris角点检测的研究和应用提供参考。 相似文献
11.
Approach of generating parallel programs from parallelized algorithm design strategies 总被引:2,自引:0,他引:2
Today, parallel programming is dominated by message passing libraries, such as message passing interface (MPI). This article intends to simplify parallel programming by generating parallel programs from parallelized algorithm design strategies. It uses skeletons to abstract parallelized algorithm design strategies, as well as parallel architectures. Starting from problem specification, an abstract parallel abstract programming language+ (Apla+) program is generated from parallelized algorithm design strategies and problem-specific function definitions. By combining with parallel architectures, implicity of parallelism inside the parallelized algorithm design strategies is exploited. With implementation and transformation, C++ and parallel virtual machine (CPPVM) parallel program is finally generated. Parallelized branch and bound (B&B) algorithm design strategy and paraUelized divide and conquer (D & C) algorithm design strategy are studied in this article as examples. And it also illustrates the approach with a case study. 相似文献
12.
13.
14.
Harris角点检测算法在图像处理中使用非常广泛,有着较高检测率,但算法运算量比较大,实时性不高.同时,该算法无法设置通用阈值处理不同图像.针对这些问题,提出一种快速自适应Harris角点检测算法.该算法先使用Fast算法,对图像进行预筛选,再使用Harris算法,并构造自适应阈值.实验结果表明,该算法可以有效克服阈值选择不当造成的角点冗余或丢失,并可大幅减少运算量. 相似文献
15.
Markus Kock Sebastian Hesselbarth Martin Pfitzner Holger Blume 《Analog Integrated Circuits and Signal Processing》2014,78(3):557-571
The efficient hardware implementation of signal processing algorithms requires a rigid characterization of the interdependencies between system parameters and hardware costs. Pure software simulation of bit-true implementations of algorithms with high computational complexity is prohibitive because of the excessive runtime. Therefore, we present a field-programmable gate array (FPGA) based hybrid hardware-in-the-loop design space exploration (DSE) framework combining high-level tools (e.g. MATLAB, C++) with a System-on-Chip (SoC) template mapped on FPGA-based emulation systems. This combination significantly accelerates the design process and characterization of highly optimized hardware modules. Furthermore, the approach helps to quantify the interdependencies between system parameters and hardware costs. The achievable emulation speedup using bit-true hardware modules is a key enabling the optimization of complex signal processing systems using Monte Carlo approaches which are infeasible for pure software simulation due to the large required stimuli sets. The framework supports a divide-and-conquer approach through a flexible partitioning of complex algorithms across the system resources on different layers of abstraction. This facilitates to efficiently split the design process among different teams. The presented framework comprises a generic state of the art SoC infrastructure template, a transparent communication layer including MATLAB and hardware interfaces, module wrappers and DSE facilities. The hardware template is synthesizable for a variety of FPGA-based platforms. Implementation and DSE results for two case studies from the different application fields of synthetic aperture radar image processing and interference alignment in communication systems are presented. 相似文献
16.