IC测试原理-射频/无线芯片测试基础

1 引言 芯片测试原理讨论在芯片开发和生产过程中芯片测试的基本原理,一共分为四章,下面将要介绍的是最后一章.第一章介绍了芯片测试的基本原理,第二章介绍了这些基本原理在存储器和逻辑芯片的测试中的应用,第三章介绍了混合信号芯片的测试.本文将介绍射频/无线芯片的测试.     

低成本FPGA光纤接口卡的设计与实现

提出了一种FPGA芯片加并/串、串/并转换芯片的低成本光纤通信解决方案.该接口卡使用DSP芯片作为控制芯片,通过同步FIFO解决了FPGA芯片与DSP芯片之间跨时钟域信号的同步问题.经实际测试,验证了设计的正确性,并测量出接口卡的最高速率可达到212Mb/s.     

新型全数字三相SPWM信号产生芯片的设计与实现

针对电力电子领域的需要,自行研制了一种新型三相正弦脉宽调制信号产生芯片.该芯片采用了改进的直接数字频率合成算法、流水线结构与ROM分时复用技术,保证了芯片的高性能和速度,节省了芯片面积.芯片系统时钟可达24MHz,输出信号的范围为DC到4kHz,精度为65536级,控制功能齐全.采用0.35μm COMS工艺流片,测试结果显示芯片达到设计指标.     

多层芯片堆叠封装方案的优化方法

芯片堆叠封装是提高存储卡类产品存储容量的主流技术之一,采用不同的芯片堆叠方案,可能会产生不同的堆叠效果.针对三种芯片堆叠的初始设计方案进行了分析,指出了堆叠方案失败的原因和不足.结合两种典型芯片堆叠封装结构(金字塔型和悬梁式)的特点,提出了一种采用转接芯片完成焊盘转移的优化方法,并举例进行了芯片堆叠封装方案的说明.最后,对转接芯片的制作及尺寸设计原则进行了研究.     

基于国产核心芯片的单兵继保测试设备设计

继保测试设备在变电站运维中起着至关重要的作用,然而当前多采用以进口芯片为核心的方案设计,存在芯片断供的风险,间接危害电网的安全稳定.为降低设备对进口芯片的依存度,设计一种基于国产核心芯片的单兵继保测试设备.文章分析了单兵运维下的应用场景和性能要求,调研了国产核心芯片和外围电路芯片的现状.以国产芯片全志T3为核心芯片,外...     

H.264的可编程解码器芯片研究

比较了目前H.264编码解码芯片的各种方案,介绍了基于可编程方案的H.264解码芯片及应用电路,并提出了选用多媒体芯片的策略.     

新型全数字三相SPWM信号产生芯片的设计与实现

针对电力电子领域的需要,自行研制了一种新型三相正弦脉宽调制信号产生芯片.该芯片采用了改进的直接数字频率合成算法、流水线结构与ROM分时复用技术,保证了芯片的高性能和速度,节省了芯片面积.芯片系统时钟可达24MHz,输出信号的范围为DC到4kHz,精度为65536级,控制功能齐全.采用0.35μm COMS工艺流片,测试结果显示芯片达到设计指标.     

MEMS白血病细胞介电电泳芯片的研究

研究了白血病细胞介电电泳芯片,其核心结构由绝缘覆盖层、电极层和绝缘垫层构成.该文对该芯片中的微电极进行了电场力学分析,讨论并设计了芯片的各个参数,应用微机电系统(MEMS)技术成功制备芯片,并对芯片进行了双列直插式DIP封装.文中研究的白血病细胞介电电泳芯片具有微型化,低电压驱动,对细胞无化学毒害等优点.     

千兆以太网交换芯片DMA单元的FPGA实现

千兆以太网交换芯片是千兆以太网络中的关键芯片,芯片中的直接内存访问(DMA)单元的性能是决定芯片的吞吐量的关键因素.文章介绍了一种8端口千兆以太网交换芯片中的DMA单元的实现方案,并且给出了仿真验证结果.     

2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法

 三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.     

基于亚像素边缘检测的LED芯片定位算法研究

LED芯片的定位精度直接决定了LED制造装备的生产质量和效率,为了提高LED芯片的定位精度,提出了一种基于亚像素边缘检测的芯片定位算法.该算法首先采用Gamma变换方法增强图像的对比度,并利用Blob算法获取芯片有效区域;接着采用Canny算法进行芯片亚像素边缘轮廓的提取;最后,通过拟合芯片边缘轮廓,获取芯片位置中心,完成芯片位置的精确识别.该算法不需要人工训练模板进行匹配,提高了边缘提取的定位精度,实验表明,该算法能在平均4 ms内完成一颗芯片的识别,且重复精度达到0.1 pixel,满足LED芯片高速高精度定位需求.     

一种安全芯片通用中间件的模型及实现

为了解决安全芯片在不同设备上的互联互通问题,提出了一种芯片通用中间件的模型.该模型由访问服务层、芯片通用接口层、设备访问层及可信信道构成.其中服务访问层提供应用相关服务,芯片通用接口层提供安全芯片访问服务,设备访问层完成芯片物理驱动.根据这些组件分布的不同位置结合组件间通信的可信信道,提出了6种芯片应用协议栈模型,并讨...     

面向投影仪的LED阵列单位Etendue光通量的研究

基于各种结构LED芯片的出光特性,计算了得到的芯片及集成阵列实际的光学扩展量(Etendue),以此分析了面向投影仪光源的LED集成阵列在不同芯片间距和芯片厚度条件下的单位光学扩展量的光通量.结果表明,在面向LED投影仪的多芯片集成阵列光源中,使用剥离衬底的垂直结构芯片容易获得更高的单位Etendue光通量,从而有利于提高投影仪亮度.同时,对一种表面球形凹坑周期性微结构的倒装垂直结构LED芯片的集成阵列单位Etendue光通量进行了分析.在无封装的情况下,该结构芯片集成阵列的单位Etendue光通量较普通蓝宝石正装芯片和SiC倒装芯片的集成阵列分别高出164%和150%.     

芯片粘接空洞对功率器件散热特性的影响

芯片粘结层的空洞是造成功率半导体芯片由于散热不良而失效的主要原因.运用有限元法对芯片封装结构进行了热学模拟分析,研究了粘结层材料、粘结层厚度、粘结层空洞的面积、空洞的位置对芯片温度分布以及芯片最高温度造成的影响.对标准中规定应避免出现的粘结状况进行了分析,研究结果表明空洞的面积越大,芯片的温度越高.空洞位于拐角,即粘结区域四角的位置时,芯片散热情况最差.而在标准中给出的,芯片空洞面积达50%,且位于拐角时,芯片的温度最高.     

2．60版13005A晶体管芯片的设计与开发

介绍了缩小13005A高压大功率平面晶体管芯片光刻版图的设计过程.给出了配合现有工艺,将尺寸为2.83×2.83 mm2的13005晶体管芯片编至2.60×2.60 mm2的芯片替代方法,并解决了原版图上存在的多种缺陷,提高芯片的成品率,降低了芯片的生产成本.     

氮化硅钝化膜的制备和应用

利用电子回旋共振等离子体增强化学气相沉积技术在超高频大功率晶体管芯片表面沉积Si3N4钝化膜,实现了芯片的Si3N4薄膜钝化.对钝化前后的芯片测试表明,芯片经钝化后电特性有较好地改善,提高了反向击穿电压,降低了反向漏电流,提高了芯片的成品率.     

手持设备电源芯片的自动测试方案设计

为提高手持设备电源芯片的选型效率,提出了适合电源芯片的自动测试方案.通过分析手持设备各路电压的负载需求,筛选出电源芯片的测试项目;在分析传统电源芯片测试电路后,给出了软件和硬件电路的示意设计.基于LabVIEW平台,提出了同步数据采集、触发和存储功能的实现方案.AMC3100芯片的测试数据表明,既保证测试精度,测试效率又大幅提高.     

一种可扩展BP在片学习神经网络芯片

基于0.6μm标准CMOS工艺,设计并实现了一种可扩展BP在片学习神经网络芯片.该芯片包含8个神经元和64个突触.提出了一种新颖的可扩展拓扑结构,使得利用该芯片构成完整的神经网络系统时,不需附加额外的神经元误差计算芯片;将L个芯片层叠起来就可以得到一个L层的神经网络.该芯片采用模拟电路,利用电容进行电荷存储,在片学习本身可用于权重刷新以保证权重值的正确性.奇偶校验实验证明了该神经网络芯片具有在片学习的能力.     

一种以太网介质访问控制器芯片的设计与实现

完成了10/100(Mb/s)以太网介质访问控制器芯片的设计与实现,介绍了芯片的架构和主要模块的设计方法,给出了仿真结果.芯片采用0.25μm CMOS工艺流片,工作电压为2.5 V/3.3 V.测试表明,芯片性能完全符合IEEE802.3标准,达到了设计要求.     

刻蚀深度对Si衬底GaN基蓝光LED性能的影响

在Si衬底上生长了GaN基LED外延材料,将其转移到新的硅基板上,制备了垂直结构蓝光LED芯片.本文研究了这种芯片在不同n层刻蚀深度情况下的光电特性.在切割成单个芯片之前,对尺寸为200μ×200μm的芯片分别通高达500mA的大电流在测试台上加速老化.结果表明:刻蚀深度为0.8和1.2μm的芯片相对于刻蚀深度为0.5μm的芯片,其正向电压更低且光强衰减更慢,抗静电性能随老化时间变得更稳定,刻蚀深度为0.8μm的芯片抗静电性能强于刻蚀深度为1.2μm的芯片.