TMS320C5402芯片基本硬件设计

讨论了TMS320C5402芯片的时钟电路、电源电路、复位电路等基本硬件电路的设计方法，并给出了接线图。     

一种新型差分脉宽控制环路的设计

设计了一种新型时钟稳定电路～差分脉宽控制电路.用参考电路产生参考电压,避免因采用环形振荡器等方法产生大的时钟抖动.同时,在控制电路部分用交叉耦合正反馈来调节时钟占空比.该电路采用0.18 μm工艺,电源电压为1.9 V,输入时钟占空比调节范围为25%～75%,时钟频率为2 GHz,时钟抖动小于200 fs.     

基于移动电源电容测试电路的设计

本文针对目前市场一些无量商家虚假标示移动电源容量的现象,利用C8051F410单片机控制系统设计了测量移动电源容量的电路.电路通过C8051F410的数据采集功能对移动电源放电过程中的电流、时间、电压进行采集,再积算出放电的电量并通过显示电路显示.能够帮助消费者有效的评价商品,防止上当受骗.     

一种频率可调时钟产生电路的研究

研究了一种用于微机械加速度计的CMOS时钟产生电路.该电路可以方便地实现片内时钟的精确产生,集成了具有高电源抑制比的基准电压源,振荡频率可根据需要调节.实际电路采用1.2 μm双层多晶硅、双层金属N阱CMOS工艺实现.在5 V电源电压、800 kHz振荡频率下,该电路功耗约为1.5 mW.     

一种降低电源峰值电流的电荷泵电路

为了降低电荷泵电路启动过程中的峰值电流,本文提出了一种具有低峰值电流的电荷泵电路。该电路中采用N-相位时钟电路,产生N个相位不交叠的时钟信号,使得电荷泵启动过程中时钟电路仅对一个电容进行充放电,从而有效减少了电源峰值电流。Hspice仿真结果表明,电荷泵电路级数为4时,所提出的电路能够将电源峰值电流减少约50%。     

一种用于电子标签的低功耗高精度时钟电路设计

设计了一种适合射频电子标签的高精度时钟产生电路,在分析影响输出频率稳定性各因素的基础上,针对标签电路低功耗宽工作环境的要求,提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器.全MOS自偏置PTAT迁移率和阈值电压互补偿带隙基准源的设计,使时钟电路受电源电压和温度的影响极小.全电路采用TSMC 0.18 μm CMOS工艺实现.HSpice仿真结果表明:电源电压为1.2～2 V,温度从-10～ 70 ℃变化时,带隙基准温度系数和电源电压抑制比分别为12 ppm/℃和59 dB,时钟稳定度在±2.5%以内,电路平均功耗仅为4 μw.     

高速混合电路的EMC设计

高速混合电路在很多重要领域都有应用.高速混合电路中的主要噪声源和EMC设计方法都有新的重要特点,传统的EMC设计方法已难以满足实际需要.结合IC技术、PCB技术和EMC技术的新进展和发展趋势,讨论了高速混合电路中的主要噪声源(包括△I噪声、时钟噪声、电源噪声、ESD噪声等),研究了高速混合电路的若干值得重视与进一步研究的EMC设计方法(涉及IC封装技术、PCB技术、EMC预测技术、EDA技术、时钟展频技术、ESD防护技术等).对高速混合电路的EMC设计方法的研究与应用具有指导作用.     

一种用于流水线ADC的可调节多相时钟产生电路

设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路.该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制.芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V.在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW.仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器.     

一种用于高速高精度A/D转换器的时钟稳定电路

设计了一种完全满足高速高精度流水线A/D转换器的时钟稳定电路.通过在延迟环路中加入启动电路,使环路能在小于300 ns内快速锁定占空比,锁定精度为50%±1%.拥有20%～80%的占空比输入,且能很好地抑制外部时钟抖动,时钟抖动小于100 fs.电路采用0.35 μm工艺制作,芯片面积为0.5 mm×0.3 mm,在3.3 V电源电压下,功耗小于78 mW.     

双闹钟数字时钟芯片设计

简述了一种双闹钟数字时钟芯片的设计分析，具体介绍了其中三态输入电路、可逆计数器、输出解码／驱动器等电路的设计。这种数字时钟芯片用途广泛，外围电路简单，并可以选择利用电网的50／60Hz作为烦率基准和电源，适用于数字钟、钟控收音机产品的应用。     

基于USB2．0的高速高精度数据采集系统模拟电路设计

为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了模拟前端放大器件选型以及模拟前端信号调理电路的设计,深入的研究了影响数据采集精度的关键技术,给出了ADC电路设计中提高和保持转换精度的要点。系统已经设计完成,并已成功地应用到型号工程中。     

脉冲探地雷达回波信号数据采集的设计

深入分析探地雷达工作原理以及雷达回波信号的特点,采用基于等效时间取样技术实现探地雷达回波信号的数据采集：采用高精度的数字可编程延时器产生稳定的步进时钟,作为时序步进采样的同步信号,同时采用“PC机＋单片机＋CPLD”以实现对数据采集、存储和传输的时钟控制。较之以前采用模拟电路技术产生步进采样脉冲,有电路简单、精度高、稳定性好和实时性强等优点。将标准的正弦波通过该采集电路,经处理得到恢复的波形,通过波形对比的方式来验证该设计的性能,从而定性的可以看出该设计能良好的恢复原来的信号,满足设计要求。     

基于ARM9的高速数据采集系统的实现

随着雷达、通信、遥测、遥感等技术应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度、存储量等都提出了更高的要求。针对当前数据采集系统的缺点,提出了基于ARM9的数据采集系统的设计。详细论述了信号调理,时钟产生,数据存储与传输,抗干扰等关键技术及采取的相应措施。经实践证明,该设计方案具有采集精度高,数据采集速度快,数据存储量大的优点。     

基于DSP和CAN的高精度光电转换器研究

为了满足光纤液位测量系统的高精度和分布式控制需要,提出了一种基于数字信号处理器(DSP)和局域网控制器(CAN)的高精度光电转换器核心电路模块的设计方案,并进行了工程实现。从A/D数据采集电路、数字信号处理模块及CAN总线通信三方面阐述了光电转换器的工作原理,给出了软件处理流程。实验表明,该转换器简化了系统设计,具有精度高、数据传输稳定等特点,有良好的应用前景。     

基于DSP的多元数据同步采集与存储系统的设计与实现

从硬件和软件两个角度出发,介绍基于DSP的多元数据同步采集与存储系统的组成、工作模式以及功能的测试。系统主要由上位机和数字采集与存储单元组成,其中数字采集与存储单元的硬件部分包括电源模块,值班电路模块,数据采集模块,数据存储模块,时钟同步模块。系统采用DSP作为中央处理芯片,利用经过同步后的秒脉冲作为触发信号,实现同步数据采集。以CF卡作为存储介质,实现数据自容式存储。软件部分实现自检、同步、数据采集存储功能。经过测试,系统工作稳定,功能正常,同步精度在100ns以内。     

用于钙离子光频标的高性能脉冲时序产生方法

在钙离子光频标实验研究中,为了保证钟跃迁谱线的测量精度和光频标的锁定精度,方便自动控制实验进程,研究了基于LabVIEW的数字波形法结合数据采集卡产生多通道脉冲信号的方法。该方法采用多路数字信号序列同步输出的方法,由板卡的板载硬件时钟源作为定时器,通过编程从计数器/定时器输出频率连续的矩形脉冲输入到采集卡作为控制各路数字波形输出的同步时钟,数字信号输出过程的数字通道样本输出率可达0.4MHz,脉冲宽度的精度可稳定达到2.5µs,上升延迟小于50ns,而且多路脉冲都以同一个计时起点开始,因此具有很好的分辨率、同步性和稳定性。     

基于DSP的高速数据采集系统硬件设计

为了满足数据采集及信号处理系统中对数据实时性的要求,采用TMS320VC5509为中心处理器,并对A/D转换、电源及复位电路、时钟电路、JTAG仿真电路等外围硬件进行了设计,使其能够在高速采样信号下,及时对数据进行处理,达到系统对处理速度的要求,实现了一种基于DSP的高速数据采集系统设计。     

60 V tolerance full symmetrical switch for battery monitor IC

For stacked battery monitoring IC high speed and high precision voltage acquisition requirements, this paper introduces a kind of symmetrical type high voltage switch circuit. This kind of switch circuit uses the voltage following structure, which eliminates the leakage path of input signals. At the same time, this circuit adopts a high speed charge pump structure, in any case the input signal voltage is higher than the supply voltage, it can fast and accurately turn on high voltage MOS devices, and convert the battery voltage to an analog to digital converter. The proposed high voltage full symmetry switch has been implemented in a 0.18μm BCD process; simulated and measured results show that the proposed switch can always work properly regardless of the polarity of the voltage difference between the input signal ports and an input signal higher than the power supply.     

基于AD9883A与USB的VGA图像采集与显示系统

提出一种高分辨率高、刷新率图像采集及显示系统。采集系统选用高采样率低功耗的A／D转换器,把以VGA接口方式给出的图像信号转换成数字信号．系统采用FPGA控制电路。通过USB传输模块把图像数据传送到PC机显示。该系统设备已成功应用于VGA图像采集与显示实验,可支持多达3路8bit位宽,最高采样率达110MHz的数据通道或1路VGA图像信号。实验表明,该系统采样精度高,性能稳定可靠,具有通用性和实时性。     

A CMOS high-speed data recovery circuit using the matched delaysampling technique

This paper presents a scheme and circuitry for demultiplexing and synchronizing high-speed serial data using the matched delay sampling technique. By simultaneously propagating data and clock signals through two different delay taps, the sampler achieves a very fine sampling resolution which is determined by the difference between the data and clock delays. This high resolution sampling capability of the matched delay sampler can be used in the oversampling data recovery circuit. A data recovery circuit using the matched delay sampling technique has been designed and fabricated in 1.2-μm CMOS technology. The chip has been tested at 417 Mb/s [2.4 ns nonreturn to zero (NRZ)] input data and demultiplexes serial input data into four 104 Mb/s (9.6 ns NRZ) output streams with 800 mW power consumption at 4 V power supply. While recovering data, the sampling clock running at 1/4 of the data frequency is phase-tracking with the input data based on information extracted from a digital phase control circuit