双DSP结构的捷联控制与解算系统设计

设计了基于双DSP结构的捷联控制与解算系统.该系统以高性能的浮点处理器TMS320VC33作为捷联系统实时解算的核心,以TMS320VC5402作为通道控制、数据采集的控制核心.并结合FPGA的组合逻辑和时序逻辑,构成了高集成度的嵌入式系统.该系统具有采样速度快、浮点处理精度高、稳定性好等特点.可以充分满足捷联导航系统的要求.     

基于MIMU/GPS的组合导航计算机设计

为满足MIMU/GPS组合导航系统微型化、高精度的要求,以TI公司TMS320VC33型浮点DSP器件为CPU,Altera公司的Cyclone系列EPlC6Q24017型号FPGA为外设扩展器件,设计了一种实时性好、精度高、体积小,外设配置灵活的组合导航计算机系统;采用浮点放大器和FPGA实现了MIMU的高速、高精度数据采集;采用单片机控制接收,判断和校验GPS-OEM板异步串口输出的报文;各处理器之间通过双端口RAM共享数据,从而实现了分布式控制.     

微小型导航系统中高精度导航计算机设计

通过分析微小型组合导航系统中导航计算机的功能要求,确定了导航计算机的硬件设计指标。提出以高性能浮点型TMS320C6713数字信号处理器(DSP)为核心处理器芯片,设计了高速18位差分A/D转换电路、16位D/A转换电路等多种接口电路,运用现场可编程逻辑技术有效地降低了系统设计复杂度。设计并实现了可靠的程序实现流程,使捷联惯性航姿系统脱离通用计算机平台。实验证明:基于DSP的组合导航系统的精度和实时性能够达到设计要求,并且,便携、价廉,对导航系统在微小型领域的广泛使用具有实际意义。     

基于DSP和FPGA的通用型伺服控制器设计

介绍了一种采用浮点型DSP和FPGA芯片设计的高性能伺服控制器,详细讨论了其硬件和软件设计方案.DSP强大的数据处理能力与FPGA的设计灵活性相结合,使该控制器适用于多种应用场合,尤其是采用复杂控制算法的高速、高精度同步控制系统.     

基于DSP/FPGA的光纤捷联航姿系统设计

为适应现在航空设备向小型化、低功耗方向发展,设计了一种基于DSP+FPGA的高速、多通道的捷联航姿系统;主要描述了系统的硬件电路设计,采用FPGA完成各传感器的数据采集及控制;采用了高性能的浮点型DSP为内核,用于航姿解算数据高速处理;将FPGA映射到DSP EMIF的一段地址上进行数据交互;FPGA设计采用VHDL语言描述,DSP程序采用了C语言程序和汇编程序编制,设计可重构性强,升级容易,移植性好;跑车试验证明系统高速可行,俯仰角和横滚角误差在0.05°以内,航向角误差为小于0.5°,精度达到了设计的要求。     

基于DSP EMIF口及FPGA设计并实坝多DSP嵌八式系统

在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,单DSP无法满足实时性和高速运算量要求,往往需要多DSP进行协同处理.本文针对DSP的EMIF接口和FPGA的特点,设计8个DSP通信的嵌入式系统.试验结果表明,所设计的多DSP通信的嵌入式系统.工作性能稳定,数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合.     

基于TMS320C6701的综合导航系统处理平台设计

根据综合导航系统的功能和数据流,并结合高性能浮点DSP TMS320C6701的特点,提出了以TMS320C6701为核心处理器的综合导航系统处理平台方案,并给出了硬件实现总体框图.采用这种处理平台,能够有效降低硬件设计的复杂度,显著提高综合导航系统的处理能力和运行效率,满足了现代综合导航系统发展的需要.     

卫星制导弹药低成本飞控计算机系统设计

为满足某型卫星制导弹药飞控计算机系统的特殊要求,设计了一种基于浮点数字信号处理器TMS320C6713B FPGA的嵌入式导航计算机系统.系统通过采用大规模可编程器件FPGA,充分利用FPGA资源,进行合理的功能分配,不仅简化了硬件系统的设计,而且使得系统的功能设计更灵活;在此基础上,通过采用DSP/BIOS多任务多线程实时操作系统,进一步提高了系统软件的实时性和降低了软件编制的复杂性.     

基于双DSP的飞艇组合导航系统设计

在分析某小型平流层验证飞艇实际应用的基础上，介绍了适合该艇的INS/GPS组合导航系统基本原理。结合高性能定点DSP TMS320F2812和双口RAM CY7C028的特点，设计了以双DSP芯片为计算核心的导航计算机，给出了组合导航系统的硬件框图与软件流程图。飞行试验结果显示该系统具有良好的实时性和满足设计要求的测量精度，为平流层飞艇组合导航系统的设计提供了一定的理论基础。     

基于FPGA和双DSP的实时图像处理器设计

为满足高速实时图像处理的要求,提出一种基于FPGA互联的.以两片TMS320C6416为核心图像数据处理单元的并行系统结构.其中DSP负责图像处理,FPGA负责实现整个系统的数字逻辑及12C总线的配置,实现以FPGA作为主DSP协处理器的方式增加了该系统的灵活性及实时性.结果表明,在基于PCI总线的高速图像数据通道下,该系统可用来进行视频图像的高速采集工作,能够实现快速傅里叶变换、边缘检测等图像处理算法,满足实时图像处理的要求.     

浮点协处理器在嵌入式组合导航计算机中的应用研究

为了提高导航计算机的浮点运算性能,满足组合导航系统实时性的要求,在基于FPGA的嵌入式导航计算机中,利用新型FPGA的片内逻辑资源,设计出专门用于浮点运算的协处理器单元,实现了组合导航浮点运算的硬件执行。为了使浮点运算协处理器的性能充分发挥,对组合导航软件的代码进行了优化。实现了嵌入式导航计算机硬件和软件性能同步提高。使用真实导航数据进行了测试,结果表明,系统的浮点运算性能大大提升,达到了预期的实时性能改善效果。     

基于DSP与FPGA的嵌入式组合导航计算机系统设计

为了满足SINS/GPS组合导航系统高精度、低功耗、小型化的需求,设计出基于DSP和FPGA架构的嵌入式导航计算机平台。首先,描述了导航计算机系统的总体架构,提出了导航计算机硬件总体设计方案,并阐述了导航信息处理模块和数据采集通信模块;其次,设计了Kalman组合滤波器,描述了组合导航系统软件流程;最后,进行样机实证试验。实验结果表明,该系统可以实时高效完成外围传感器信息数据采集、实时导航解算、Kalman滤波、上位机的指令读取等任务,满足SINS/GPS组合导航系统对导航计算机的性能需求。     

基于DSP和FPGA的海底地形匹配辅助导航系统设计

针对海底地形匹配辅助导航系统中需要多路数据同步接收、匹配结果实时回传的特点,设计了基于DSP和FPGA的多通道实时地形匹配辅助导航系统。该系统通过高性能通用DSP芯片实现实时海底地形匹配算法,通过基于FP-GA的SOPC技术实现多通道数据通信接口和数据流控制,具有电路结构简单、对外接口灵活、功能易于扩展、系统结构可重配置的优点。软件仿真和现场试验结果表明,该系统能够良好的满足水下潜器对于海底地形匹配导航系统的实时性、稳定性、扩展性和体积功耗等方面的要求,具有良好的工程应用前景。     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP+FPGA架构的嵌入式运动控制平台设计

针对一体化转台控制所需的运动位置的高速采集与实时显示、多工作模式的运动轨迹和位置的实时控制以及远程控制的通信等要求,设计了一种基于DSP和FPGA的嵌入式运动控制平台.所设计的系统充分利用具有丰富外设资源和浮点运算能力的高性能DSP芯片作为主控制单元,并采用FPGA芯片Nios内核为协处理器实现良好的人机交互控制.实验结果表明,该系统具有高集成度、稳定等特点,已成功应用于一体化转台控制系统.     

TMS320C6701在捷联惯性导航系统中的应用

介绍了一种基于TMS320C6701的捷联惯性导航系统，详细描述了系统的实现方案。该系统以DSP为核心运算单元。利用FPGA和MCU进行高速数据采集。具有较好的实时性。     

基于DSP和FPGA的导航计算机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的导航计算机设计,其中DSP专注于导航解算,FP-GA负责微惯性测量单元(IMU)和全球定位系统(GPS)等数据的采集,缓存以及与其它模块的通信。利用FPGA的可重复编程配置和高速并行处理能力,扩展了多路串行通信接口,并在其内部采用异步FIFO存储结构解决了采样信号和DSP之间的跨时钟域传输的问题。系统试验结果说明该导航计算机具有集成度高,功耗低,工作性能可靠的特点。     

基于TMS320F28335的小型导航计算机系统设计

设计了一种基于新型浮点DSP--TMS320F28335的小型导航计算机取代以往基于双处理器结构的同类系统,完成6路模拟量和3路数字量实时采集的同时,实现低成本大容量的非易失数据存储,其浮点运算能力满足导航算法需求,双CAN总线接口可接驳多种上位机,通过片内高速数据交换通道还可扩展高性能DSP阵列.跑车试验表明,该设计用更小的体积和功耗实现了低成本导航计算机系统.     

基于MicroBlaze的测控终端数据处理模块的设计与实现

为了解决实时实时遥测数据挑路及浮点运算在FPGA上实现难度较大的问题,设计了一种基于MicroBlaze的测控终端数据处理模块;测控终端数据处理模块利用FPGA嵌入式处理器实现了复杂遥测数据的挑路及浮点运算,同时利用FPGA的动态部分重配置技术实现了遥测数据挑路的在线配置功能;测试表明该模块可以实现对1553B等具有复杂数据结构的遥测数据进行处理,并能够实现20帧/秒以上的处理速度;测控终端数据处理模块可以实现很多以往需要ARM或DSP才能够实现的复杂遥测数据处理功能。在不增加系统硬件成本的情况下,有效提高了系统的集成度和设计灵活性。