可重构多核片上系统体系结构综述

可重构片上多核系统利用不同粒度、不同耦合度的可重构资源,充分开发资源的并行性,兼顾硬件计算的高性能及软件实现的灵活性,且复用特性使其具备开发设计成本降低、产品面市时间缩短的优势。介绍可重构计算系统概念及其分类,从系统级层面回顾可重构多核片上系统体系结构的研究进展,讨论未来的研究趋势及需要关注的关键问题。     

一种适用于2D Mesh片上网络的可重构容错路由算法

适用于2D Mesh片上网络的可重构容错路由算法,在芯片某些区域由于制造缺陷、使用老化等原因拓扑结构变得不再规整的时候,可以对网络节点重新进行配置,从而保证健康节点间的正常通信.基于SystemC的平台仿真表明该算法相对于传统算法可以获得更佳的网络性能.该算法是免于死锁的,同时对其可重构机制也给出了详细的论述.它还具有良好的扩展性,当系统规模增大的时候每个路由器的硬件开销保持恒定,而其容错能力也得到了增强.     

支持动态可重构片上系统的高效通信模型

针对片上网络通信延迟大、不能有效支持动态可重构等问题,提出一种新的片上通信模型GNLB。该模型在网络通信的基础上引入局部通信的思想,采用网络DMA通信机制,并利用网络接口对通信的控制,实现对动态可重构的控制。实验结果表明,基于GNLB构架的系统比基于总线和Mesh结构的系统在性能上分别提升了25％和14％,在硬件资源消耗上分别节省了15．87％和30．15％。     

面向高可靠片上网络通信的可重构路由算法

为了满足系统芯片对通信带宽的要求,片上网络正逐渐取代总线成为当前多核及众核系统的主流互连方案,然而由于芯片特征尺寸的不断减小,芯片内发生故障的概率显著增加.为了提供可靠的片上通信,提出一种低成本的可重构路由算法.该算法基于无共享边界的矩形故障模型,按照故障区与网络边界的相对位置对故障区进行分类;针对不同类型的故障区定义了具体的路由器状态更新策略;重构后的片上网络可以容忍任意数目、任意分布的路由器以及链路故障.与当前容错设计方案不同,文中算法不需要增加虚拟通道来保证网络的无死锁特性,因此具有低成本、高可靠的特性.仿真实验结果表明,文中算法适用于处理器与缓存,或缓存与缓存之间的片上通信.     

新的面向低功耗聚芯片上系统可重构技术

针对聚芯SoC的结构特点,提出了一种适用于聚芯SoC的面向低功耗的可重构技术。概述了可重构技术的相关研究,提出了针对聚芯SoC中片上cache的可重构技术,并详细叙述了软硬件两种实现方法,给出了与传统方法功耗比较的实验结果。实验表明,对于Qsort程序,该方法相对传统方法可以降低35.3%的功耗,对于Dijkstra程序,该方法相对传统方法也可以降低46%的功耗。     

一种多核动态可重配置处理器设计

动态可重配置技术因其所具有的高性能，低功耗和高度灵活性等特点，已经成为研究的热点。本文从动态可重配置处理器技术的基本概念，产生背景，实现方案分类等方面进行了介绍。提出了一种多核动态可重配置处理器设计方案。并简述了该技术目前存在的问题，展望了未来的研究方向。     

一种异构可重构片上系统的实时任务调度算法

动态可重构系统中为新到达的任务实时地安排任务启动时间和放置位置是硬件任务调度算法的关键.硬件任务的调度在很大程度上影响可重构计算系统的性能.提出了一种基于二维资源模型的分组-邻接边在线调度算法,该算法将硬件任务按照长宽比分为垂直任务和水平任务两组分别考虑在可重构资源上的放置位置,同时引入任务邻接边数作为选择合理放置位置的重要指标,可使得硬件任务放置更为紧凑,减少资源碎片,提高调度成功率.对两种硬件任务放置策略进行了对比,结果表明尽可能旱的安排任务启动有利于提升高负载情况下的调度成功率.仿真实验表明,与已有算法相比,该算法具有更高的任条接受率,而运行时开销没有显著增加.     

一种可重构计算系统设计与实现

可重构计算系统是一种新的实现计算系统的方法,它补充了原有通用处理器和专用硬件计算系统的不足,既具有在制造后的可编程性,又能提供较高的计算性能和计算密度。在简单介绍可重构计算系统体系结构的基础上,通过一个嵌入式实时控制系统实例,给出了可重构计算系统的一种实现方法。     

一种基于体系结构模板的粗粒度可重构SoC设计方法

针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。     

可重构阵列自主容错方法研究

设计了一种具有故障自诊断和自修复能力的可重构阵列单元结构。在功能细胞单元内部实现分布式的故障自诊断,在测试到故障后,可以自主地将距故障单元最近的空闲单元进行替换,接着自动取消受故障影响的线网,并在新的布线端点间对这些线网重新布线。以4位并行乘法器为例,实验结果证明了可重构单元阵列的故障自修复能力,并验证其重构时间较短且可靠性较高。     

Design and implementation of an operating system for composable processor sharing

Multi-Processor Systems on Chip (MPSoC) run multiple independent applications, often developed by different parties. The applications share the hardware resources, e.g. processors, memories and interconnect. The sharing typically causes interference between the applications, which severely complicates system integration and verification. Even if the applications are verified in isolation, the system designer must verify the combined behaviour, leading to an explosion in design complexity. Composable MPSoCs have no interference between applications, thus allowing independent design and verification. For an MPSoC to be composable, all the hardware resources must offer composability. A particularly challenging resource is the processors, often purchased as off-the-shelf intellectual property.In this work we present the design and implementation of CompOSe, a light-weight (only 1500 lines of code) composable operating system for MPSoCs. CompOSe uses fixed-size time slices, coupled with a composable scheduler, to enable composable processor sharing. Using instances of ARM7, ARM11 and the Xilinx MicroBlaze we experimentally demonstrate the ability to provide temporal composability, even in the presence of dynamic application behaviour and multiple use cases. We do so using a diverse set of processor architectures, without requiring any hardware modifications. We also show how CompOSe allows slack to be distributed within and between applications through a novel two-level scheduler and slack-distribution system.     

基于片上网络多处理器QoS研究与设计

在研究片上网络服务质量的基础上,提出面向多处理器的64核片上网络结构。IP单元产生不同类型的数据包,网络提供优先级别服务,以保证高优先级数据包的低延时需要。性能统计结果表明,该模型对多处理器之间不同类型的数据包通信均满足服务质量要求。     

NoC关键问题

片上网络(NOC)作为复杂SoC通信的一种解决方案,受到了工业界和学术界的广泛重视.NoC设计涉及了从物理层到应用层诸多方面的问题,本文对NoC研究中的关键问题做简单的介绍.     

芯片技术的机遇与挑战

芯片是科技发展的媒介，当前面临着三种芯片技术的发展机遇，如何抓住这些机遇与挑战，就是本文所要讨论的问题。     

分布式系统动态配置技术的研究与实现

动态配置技术用于系统运行时刻改变系统配置,从而满足分布式系统对在线演化的需求。如何保证系统一致性,并尽可能提高动态配置性能,是动态配置研究需要解决的关键问题。本文提出了行为一致性,并将系统一致性总结为行为一致性、构件状态一致性、应用状态一致性和引用一致性。通过扩展静止状态理论,本文提出了采用等待方式和阻塞方式驱动构件进入静止状态的算法,保证了行为一致性。通过分析动态配置意图,本文提出了保证系统一致性的动态配置算法,确定了采用等待方式和阻塞方式的动态配置场景,从而在严格保证行为一致性的前提下,尽可能地提高了动态配置性能。最后,本文基于 CCM 构件平台实现了动态配置平台。性能测试的结果表明,该平台可满足应用对性能的要求。     

Performance Evaluation of Elastic GALS Interfaces and Network Fabric

This paper reports on the design of a test chip built to test a) a new latency insensitive network fabric protocol and circuits, b) a new synchronizer design, and c) how efficiently one can synchronize into a clocked domain when elastic interfaces are utilized. Simulations show that the latency insensitive network allows excellent characterization of network performance in terms of the cost of routing, amount of blocking due to congestion, and message buffering. The network routers show that peak performance near 100% link utilization is achieved under congestion and combining. This enables accurate high-level modeling of the behavior of the network fabric so that optimized network design, including placement and routing, can occur through high-level network synthesis tools. The chip also shows that when elastic interfaces are used at the boundary of clock synchronization points then efficient domain crossings can occur. Buffering at the synchronization points are required to allow for variability in clocking frequencies and correct data transmission. The asynchronous buffering and synchronization scheme is shown to perform over four times faster than the clocked interface.     

多处理器信号处理系统的互连网络研究

分析了互连网络形式的特点,根据信号处理任务的特点,结合流水线处理和并行处理,采用层次结构,实现了多端口存储器互连网络形式的钦处理器信号处理系统。系统充分利用了多端口存储器互连网络的高速、低传输延迟和易于控制的优点,将扩展性重点放在流水线处理和并行处理的扩展性上,并避开了多端口存储互连网络扩展性差的缺点,系统具有较好的扩展性、重建性、灵活性和通用性。     

ARM微处理器体系结构及其嵌入式SOC

嵌入式微处理器是体系结构研究领域的一个热点,文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。     

基于SystemC的片上网络系统级建模研究

传统的硬件描述语言不适合复杂的基于片上网络的SoC系统级建模,作为IEEE 标准的SystemC语言,比已有的HDL语言在系统级建模与软硬件协同设计方面具有优势,更适合于SoC系统级建模.文中讨论了片上网络特点,分析了SystemC适应于片上网络建模的优点,并使用SystemC构建了一个片上网络的系统级仿真模型.该片上网络采用环行拓扑,基于存储-转发的路由,由链路和路由器构成.该模型可以方便地完成对片上网络多个参数进行修改,完成性能验证.