非相干直接序列扩频信号的定时估计

首先分析了定时恢复在非相干直接序列扩频中的必要性,然后利用滑动平均器将解扩后的非相干扩频信号等效为高倍采样的非扩频信号,最后选择了一种适合于非扩频信号定时估计的算法,并将该算法用于非相干扩频信号的定时估计。仿真表明,该算法性能满足非相干直接序列扩频信号对定时估计误差的要求。     

一种改进的DSSS信号扩频码估计算法研究

在低信噪比条件下检测出直接序列扩频(DSSS)信号后,要恢复出原始信息,估计出扩频码序列是非常关键的,因此有必要研究DSSS信号的扩频码序列估计算法。提出了一种基于改进的协方差矩阵迭代算法应用于估计扩频码序列。理论分析和计算机仿真实验都表明了该算法能在低信噪比下估计出扩频码序列,与其他一些扩频码序列估计算法如基于投影子空间的算法、基于神经网络的算法相比,具有运算量更小等优势。     

基于最小二乘的同步多用户非周期长码直扩信号扩频序列估计

针对低信噪比下同步多用户非周期长码直扩信号的扩频序列估计问题, 提出了一种基于嵌套迭代最小二乘投影算法的扩频序列估计方法.首先, 将同步多用户非周期长码直扩信号等效为含有缺失数据的相应的短码直扩信号.然后, 利用最大似然估计理论对相应的短码直扩信号进行数学分析, 构建扩频序列估计的数学模型.最后, 利用一种嵌套迭代最小二乘投影算法来实现扩频序列的估计.研究表明, 该算法在低信噪比(小于-10 dB)情况下, 对多用户(多达10路)扩频序列的估计有着良好的性能表现.     

窄带脉冲干扰环境下直扩信号伪码周期及序列的盲估计

带内窄带脉冲干扰会对直接序列扩频信号估计性能产生较大的影响,针对此问题,提出了一种抑制窄带脉冲干扰并对扩频码序列及周期的盲估计算法。采用最大熵概率密度谱估计算法估计出接收信号的概率密度谱,进而用估计的概率密度谱设计滤波函数对信号滤波来抑制窄带脉冲干扰。利用二次谱算法对扩频码周期进行估计并通过 Viterbi 算法对扩频序列进行提取。仿真实验表明,该算法不仅能抑制较强的窄带脉冲干扰,而且能在无先验信息的条件下估计出扩频信号的扩频码周期及序列等信息,从而获知直扩通信中所传输的码元序列。     

短码DS-SS信号扩频序列及信息序列联合盲估计方法

研究了短码DS-SS信号的扩频序列及信息序列联合盲估计问题。首先,利用双信息符号周期、间隔一信息符号周期的时间窗对接收信号进行重组,并形成接收信号矩阵。然后,利用奇异值分解联合盲估计信号的扩频序列与信息序列。该算法在失步时间未知、低信噪比条件下利用单一矢量空间盲估计扩频序列和信息序列。不但不受扩频序列类型的限制,而且避免了传统特征值分解盲估计算法利用2个矢量空间组合扩频序列时存在的相位模糊问题,提高了盲估计性能。最后仿真验证了算法的有效性。     

基于Fast-ICA的CDMA信号扩频序列盲估计及性能分析

DS-CDMA分为长码和短码扩频2种扩频方式,已有的扩频序列盲估计算法只适用于短码扩频信号,不能完成长码扩频信号的扩频序列估计。对长码扩频CDMA信号的数学模型进行分析,提出了一种的新的基于Fast-ICA的多用户扩频序列盲估计方法并推导了算法的理论性能。该方法不仅能适用于长码扩频CDMA信号,而且对同步短码扩频CDMA信号也同样适用。理论分析和仿真结果验证了该方法的有效性。     

基于虚拟多用户模型的长码直扩信号伪码估计

针对长码直接序列扩频(DSSS)信号的伪随机码(PN)盲估计问题,提出了一种新的周期长码直接序列扩频信号(PLC DSSS)模型.该模型等同于虚拟多用户短码扩频DS - CDMA系统,采用DS- CDMA的谱范数来估计同步偏移,该算法不需要更多假定限制,利用相关函数二阶矩、特征值分解和模糊酉矩阵方法就可以完成伪码序列的...     

一种新的扩频信号信噪比估计算法

对经典扩频信号信噪比(SNR)估计算法进行分析,提出了一种新的适用于扩频通信系统中频扩频信号信噪比估计算法。该算法在时域估计信号总功率,频域估计噪声功率,时频结合估计出中频扩频信号SNR。在加性高斯白噪声(AWGN)信道下,Matlab仿真结果表明该算法估计精度高,估计范围广及估计下限低。     

基于信号子空间的直接序列扩频信号波形估计方法

将直接序列扩频(DS-SS)信号波形估计问题归结为信号子空间估计问题,提出基于传播算子算法的扩频波形估计方法。针对特征值分解求解信号子空间计算量较大的问题,利用传播算子估计信号子空间,并对算法计算量和性能进行理论分析和实验验证,结果表明该算法有效,且计算量远小于现有算法。     

倍窗口相参扩频序列估计算法

针对传统直接序列扩频信号扩频序列估计算法在非同步模式下存在相位模糊的问题,提出一种倍窗口相参子空间投影跟踪扩频序列估计算法,通过设置两倍扩频周期长度窗口策略直接获取完整扩频序列,并通过相参合并的策略进一步提高估计结果的可靠性,仿真实验验证了所提算法的有效性。     

基于改进EASI算法的DS-CDMA信息码与伪码盲估计

针对直扩序列码分多址(DS-CDMA)系统多用户检测的问题,提出了一种基于性能指标(PI)变步长EASI算法信息码与伪码盲估计的算法.该算法在比较盲源分离(BSS)和DS-CDMA系统模型的基础上,用自适应的方法估计混合矩阵进而估计出伪码,并利用分离矩阵分离观测信号从而估计出信息码.另外,该算法利用PI值来调整步长,使算法收敛速度和稳定性能达到一个理想平衡点.实验结果显示,该算法具有很好的抗多址干扰(MAI)的能力,伪码和信息码的误码率分别在-10 dB和0 dB时达到10-2以下;对不同用户数,5dB时所有扩频码被完全正确检测的概率几乎都在80％以上.     

数字IC可测性设计和自动测试生成技术

描述了一种自动局部扫描可测性设计方法，该方法在电路内部提供附加逻辑，把时序元件串成一条扫描通路，辅以适当的控制信号，使时序元件和组合元件分离开，从而达到可测试的目的，介绍了一种改进的ＰＯＤＥＭ测试生成算法和一种基于模拟的测试生成方法，该方法能较好处理时序电路的测试生成问题。     

基于盲源分离的CDMA多用户检测与伪码估计

 在分析DS-CDMA系统模型的基础上,提出一种基于盲源分离技术的用户扩频码盲估计算法.仿真结果表明,该算法在单径或多径环境中都能正确地估计不同用户的扩频码信息.同时还提出一种基于盲源分离技术的盲多用户检测算法,该算法利用不同用户信息之间的独立性,不仅不需要知道用户的扩频码和信道信息,而且其性能相对传统的匹配滤波和解相关算法有很大改善,当信噪比为6dB时,本文算法的误码率降低了两个数量级.     

CMOS图像传感器芯片的自动白平衡算法

针对CMOS图像传感器芯片中的自动白平衡图像处理电路,提出了一种便于硬件实现的增益计算方法,并在此基础上实现了一个用于CMOS图像传感器芯片的自动白平衡算法。该算法将增益计算的计算法与迭代法结合使用,并用比较器和移位寄存器来取代复杂的组合逻辑单元,在不增加硬件开销的基础上提高了计算精度与处理速度。     

中频数字化扩频测距系统的实现

给出了统一扩频、统一信道模式的中频数字化扩频测距系统的实现方案。该系统的载波与伪随机码的捕获采用了FFT辅助捕获技术,载波的跟踪采用了数字CPAFC环路牵引、数字COSTAS环路精确跟踪技术,可以有效克服多普勒频移对系统性能的影响。GOLD码跟踪采用的是数字DLL环路,利用该扩频码与截断m序列之间具有的同速率、倍周期的关系,在GOLD码同步后引导截断m序列快速同步。讨论了实现1ns恒分辨率、误差为0.01chip的测距方法与测量数据的"置中值"链接方法。     

100-Mbit/s single-chip Q-VLMS MLSE equalizer LSI for TDMA mobileradio communications

A single-chip 100-Mbit/s burst-operation two-tap maximum likelihood sequence estimation (MLSE) equalizer LSI for QPSK signals is introduced. It also supports two-branch diversity combining. Three new techniques are used to realize this fast equalizer LSI: the quantized variable-gain least mean squares (VLMS) algorithm, which has small processing delay with fast convergence characteristics; a simple complex-valued multiplication scheme based on inverting the sign and switching the in-phase and quadrature-phase components; and a parallel structure to minimize the processing delay of path memory. The chip, containing 75 kgates, is manufactured using the 0.45-μm-CMOS gate array process. The supply voltage is 3.3 V. This LSI offers higher processing speed than any other conventional equalizer chip for mobile radio communications     

A novel approach for flip chip solder joint quality inspection:laser ultrasound and interferometric system

A novel, noncontact, nondestructive approach for flip chip solder joint quality inspection is presented. In this technique, a pulsed laser generates ultrasound on the chip's surface, exciting the whole chip into a vibration motion. An interferometer was used to measure the vibration displacement of the chip's surface. Because changes in solder joint quality produce a different vibration response, a value, "error ratio," is used to measure the difference between a good chip and a chip with defects. An automatic signal-processing algorithm to calculate the error ratio was developed and implemented, as well as a frequency analysis algorithm. The inspection system was characterized, and results are presented for two cases of flip chips with missing solder balls. Results indicate that a laser ultrasonic/interferometeric system offers great promise for solder bump inspection in flip chip, BGA, chip scale, and micro BGA packages     

Asynchronous multiple-access interference suppression and chipwaveform selection with aperiodic random sequences

A linear decentralized receiver capable of suppressing multiple-access interference (MAI) for asynchronous direct-sequence code-division multiple-access (DS-CDMA) systems with aperiodic random signature sequences is proposed. Performance bounds on this receiver are also obtained. Using them as performance measures, the problem of chip waveform selection in DS-CDMA systems with the proposed receiver under the near-far scenario is investigated. In particular, the performance of several practical chip waveforms is compared. An LMS-type adaptive algorithm is developed to obtain the parameters needed in the receiver, which only requires the signature sequence and coarse timing information of the desired user     

A low-power 10-bit 250-KSPS cyclic ADC with offset and mismatch correction

A low power 10-bit 250-k sample per second(KSPS) cyclic analog to digital converter(ADC) is presented. The ADC’s offset errors are successfully cancelled out through the proper choice of a capacitor switching sequence.The improved redundant signed digit algorithm used in the ADC can tolerate high levels of the comparator’s offset errors and switched capacitor mismatch errors.With this structure,it has the advantages of simple circuit configuration,small chip area and low power dissipation.The cyclic ADC manufactured with the Chartered 0.35μm 2P4M process shows a 58.5 dB signal to noise and distortion ratio and a 9.4 bit effective number of bits at a 250 KSPS sample rate.It dissipates 0.72 mW with a 3.3 V power supply and occupies dimensions of 0.42×0.68 mm~2.     

一种基于ITD算法的直扩信号检测算法

固有时间尺度分解(ITD)算法是一种局域波分解算法,该文对直接序列扩频信号ITD分解,提出了一种通过频域粗搜索和细搜索分别检测直扩信号码片速率和载波频率的快速算法。该算法以瞬时幅度作为分析参量,先设置截止频率对信号低通滤波处理,并通过引入伴随频率达到抑制噪声的目的,利用了固有时间尺度分解算法时频分辨率高,运算速度快的优势。仿真结果显示在-15dB信噪比下能够有效地检测出码片速率和载波频率。