降维卡诺图在逻辑函数设计中的应用

讨论了降维卡诺图中降维变量的选择方法,给出了由逻辑函数表达式直接做降维卡诺图、用降维卡诺图化简逻辑函数的具体步骤和方法,并分析了在设计组合逻辑电路中,用降维卡诺图的方法去构造相对应的逻辑函数,从而实现其逻辑功能。     

卡诺图在数字电路分析和设计中的应用

卡诺图是数字电路中非常重要的分析和设计工具。通过若干实例,揭示了卡诺图的直观性和实用性,系统全面地掌握卡诺图的各种应用,可以大大简化数字电路分析和设计的过程,起到事半功倍的效果。     

基于数字电路中卡诺图的应用研究

卡诺图的用途不只限于化简逻辑函数,深入理解卡诺图的内涵,灵活地应用它,能得到意想不到的效果。文本介绍卡诺图在记忆格雷码,竞争冒险中的判断,数据选择器实现组合逻辑函数和逻辑函数的逻辑运算等方面的应用。     

多变量卡诺图逻辑相邻的确定

卡诺图化简仅适用于四个及四个变量以下的逻辑函数的化简。提出了多变量卡诺图化简的两种方法：对称法和卡诺图变换法。解决了多变量卡诺图判断逻辑相邻问题，完善了数字电子技术中卡诺图化简的相关理论。     

卡诺图在化简最简逻辑式中的应用

介绍利用卡诺图中的最小项和最大项的相邻性、对称性将逻辑表达式化简为所需要的最简表达式的理论基础，并举一有代表性的逻辑式，对其进行化简最筒逻辑式，得出化简为所需的最简逻辑式的结论。     

基于四变量的多变量卡诺图化简新法

以四变量逻辑函数卡诺图化简方法为基础,提出了一种新型有效的多变量逻辑函数卡诺图化简方法,该方法共分为6个化简步骤,在局部小卡诺圈和整体大卡诺圈的化简过程中应用了四变量逻辑函数卡诺图化简方法,因此该方法科学有效,为多变量逻辑函数的化简提供了方式方法,也进一步丰富了布尔代数.     

复合卡诺图在多输出组合逻辑电路设计中的应用

为了使设计的多输出组合逻辑电路达到最简,运用复合卡诺图化简多输出函数,找出其各项的公共项,得到的表达式不一定是最简的,但是通过找公共项,使电路中尽量使用共用的逻辑门,从而减少电路整体的逻辑门,使电路简单。结果表明,利用复合卡诺图化简后设计出的电路更为简单。     

在HDL设计中巧用卡诺图

卡诺图是进行逻辑代数化简的一种常用工具。为解决两个信号变化序列不相同的问题,提出在HDL设计中使用卡诺图化简的方法快速寻找信号映射关系的设计技巧,介绍了其基本原理,结合实例详述了该技巧应用的方法步骤。仿真和综合的结果表明这种设计方法不仅快速有效,而且提高了代码执行效率,节省了逻辑资源。     

卡诺图排列方法及在组合逻辑电路竞争冒险中的应用

卡诺图是组合逻辑电路设计和分析常用和有效的数学工具,既可以化简逻辑函数,也可以分析组合逻辑电路的竞争冒险。对于多输入变量的逻辑函数,要排列其卡诺图则不是易事。格雷码的相邻码之间只有1位不同,这与卡诺图的循环邻接有相同之处,因而可以利用格雷码快速排列多变量卡诺图。首先介绍二进制码转化为格雷码的方法并用C语言编程实现其码制转换,接着叙述用格雷码规律快速排列多变量卡诺图的方法,最后举例说明卡诺图在组合逻辑电路竞争冒险中的应用。     

卡诺图的区域定位及非常规应用分析

基于数字逻辑函数中最小项相邻性原则，将卡诺图进行区域划分定位，从而使得逻辑函数的卡诺图的正确填入更直观简便。而后介绍分析卡诺图在奇异逻辑函数、复合逻辑函数、输入无反变量逻辑电路化简时的几个非常规的应用，得到相应逻辑函数卡诺图化简的简便方法。     

译码器在数字电路设计中的应用

译码器在数字系统中具有重要的地位,它除了常为其它集成电路产生片选信号之外,还可以作为数据分配器、函数发生器用。以TTL系列中规模芯片3/8线译码器74HC138为例介绍了译码器在电路设计中的应用。     

数字电路中显示译码器设计的分析与研究

针对显示译码器设计时,输入、输出变量难以确定的问题,提出了功能解析和变量关联设计法。显示译码器输出经驱动器使显示器工作,输出变量的多少和状态取决于显示器的种类,输入变量的多少和状态与输出显示结果有关。研究表明,显示译码器输入变量的位数n与输出显示结果的个数N之间满足2n=N或2n-1     

电容器在数字电路电磁兼容性设计中的应用

分析了数字电路常见的干扰种类及产生原因。根据电磁兼容性设计的要求,指出电容器在数字电路抗干扰中的重要作用,并提供了其重要参数,给出了实际电路中电容器的选择殛使用方法。     

通用数字电路板测试系统硬件设计

针对传统依靠人工使用示波器、万用表、逻辑分析仪等设备对数字电路板进行测试具有过程复杂、工作量大、可靠性低等缺点,介绍一套通用数字电路板测试系统的硬件设计方案。跟传统数字电路板测试系统相比,文中的设计性能参数更优,主要包括：测试频率最高50MHz并可调为100MHz的整数分频;测试电平兼容-6～＋9V且可编程步长为100mV;测试通道32路,每通道可设为输入输出三态可选且同步工作,存储深度1Mbit,电流驱动能力达50mA并有过载保护。     

数字逻辑的神经网络设计

在讨论数字逻辑与神经元的关系后，提出一种利用前向三层神经网络实现任意布尔逻辑的设计方案，并引入卡诺图化简及最小项抑制的思想降低神经网络的实现复杂性，文中给出设计的原理及算法流程图，此方案结构简单可靠，学习速度快，易于硬件实现。