在互补对称MOS集成电路中工艺和性能的相互关系

引言在一单片上集成象图1所示的有 P 型和 N 型沟道的 MOS 晶体管的工艺业已形成。它提供良好的电性能和稳定性。互补 MOS 电路的速度在很大程度上取决于电路复杂度、工艺技术和硅片的布局。本文将讨论目前的工艺和技术对性能的限制并且叙述新的实验工艺,此工艺虽然复杂,但改进了互补 MOS 电路的速度和功耗。     

4互补金属——氧化物——半导体集成电路

互补金属——氧化物——半导体集成电路(Camplementary Mos Integrated Circuits),它是把P型沟道及N型沟道MOS晶体管制作在同一片子上来构成的电路。单沟道(P型或N型沟道)MOS集成电路多半是使用MOS晶体管作为负载电     

MOS管阈值电压的理论修正

在LSI和VLSI电路中,由于MOS管沟道长度的缩短,就产生了短沟道效应: 1.耐压降低; 2.阈值电压|V_T|下降。 但是无论在PMOS电路的PLA设计中,还是在一些混合门中的负载管上,以及在NMOS电路中,长沟道的晶体管还必须应用,既使在CMOS电路中,有的MOS管子的沟道长度竟达1000μm。我们认为在MOS管中存在着“沟道电阻效应”:     

SOS工艺的进度及应用

引言绝缘衬底上外延硅工艺起始于1963年。这种工艺分别简写为SIS、ESFI(绝缘层上外延硅薄膜)、SOS、SOSL(尖晶石上外延硅)等。用硅-兰宝石(SOS)工艺已制作出各种器件和电路,如二极管、二极管开关和二极管带、P沟与n沟MOS场效应晶体管及SIG场效应晶体管,用于动态逻辑和存储器的互补MOS电路,高频双极晶体管,由SOS有源元件制作的甚高频和超高频集成电     

P沟道MOS典型工艺

在制造大规模集成电路的工艺中,P沟道MOS已成为工业产品的标准件。P沟道之所以比N沟道占优势,是由于P沟道工艺中的二氧化硅表面性质可被控制,易于掌握。表面态密度加工的典型差别(它引起P沟道晶体管阈值电压的不同)常常使N沟道晶体管从增强型转变为耗尽型。N沟道MOS场效应管在理论上虽能提供良好的特性,但P沟道MOS场效应管由于能重现增强型的特性,因此它成为研制数字集成电路的基础。     

初学者知识园地

它是以金属—氧化物一半导体场效应晶体管为主体构成的集成电路,简称为MOS集成电路。以N型沟道MOS晶体管构成的集成电路,称为N沟MOS集成电路,以P型沟道MOS晶体管构成的集成电路称为P沟MOS集成电路,二者统称单沟MOS电路。 N沟器件的多数载流子是电子,P沟器件的多数载流子是空穴。场效应器件是多数载流子工作的器件,电子比空穴的有效质量小,迁     

用MOS和DYL电路兼容的多值逻辑电路

本文分析了MOS电路和DYL电路兼容的可能性,提出了用不同开启电压或相同开启电压的MOS电路与DYL电路兼容方式实现的三值或四值逻辑电路的设计方案。     

硅的局部氧化器件

说明硅的局部氧化技术可用于制造许多新的或改进了的器件结构。在双极集成电路中可以用氧化壁隔离来代替通常的隔离扩散,这有可能导致高的包装密度。另外,在双极晶体管的制备中这个方法能自对准,这使工艺过程简单了。在MOS集成电路中可以制作自对准的栅氧化区以及自对准的扩散沟道截断环。这样用比较简单的工艺可以实现P型沟道以及N型沟道MOS电路。通过氧化物-氮化物夹层结构的控制钻蚀(LOCOS-Ⅱ工艺)可更好的制作沟道截断环。     

高性能双极／CMOS工艺—CIT2

已经研究了一种新型的双极/CMOS工艺集电极注入技术2(CIT2),其光刻条宽为1.5μm。用标准双极工艺制造的LSI芯片,通常包括埋层、外延和隔离扩散等高温工艺,其成品率比MOS电路低,又难以与CMOS器件组合,因而就开发了注入集电极的新工艺。CIT技术既不采用外延,又不采用埋层,可以在双极或MOS生产线上实现。 用这种工艺制作了截止频率高(fT-5GHz)的npn晶体管,又作出了延迟时间为180ps的ECL门。非本征基极的整个表面为PtSi所覆盖,这样,它的电阻被降到20Ω。 n沟和P沟MOS晶体管的性能可与用常规的CMOS工艺制出的性能相媲美。在n阱内形成p沟MOS晶体管。p沟和n沟MOS晶体管的漏和源都直接与多晶硅相接,其最小传输延迟为280ps。     

多元逻辑电路12位高速进位发生器

本文介绍了一种新型结构多元逻辑高速大规模集成电路—DYL12位高速进位发生器(DYL 12-HSCG)。它由DYL的基本单元“线性与或门”构成,具有工艺简单、速度快、工艺容差大、合格率高的特点。文中简要地通过与其它系列电路的先行进位发生器的比较,进而衬托出了DYL的优越性。经过随机逻辑功能测试仪对样品的全功能测试,和把它装入DYL-1300处理机的运算器中运转,证实了这种DYL 12位高速进位发生器工作可靠,性能稳定,速度快。     

新型MOS晶体管式压力传感器

在应力作用下,MOS晶体管的源漏电流的大小会随着沟道区所受应力大小而变化。基于MOS晶体管的这种力敏效应,采用晶体管和电阻构成压敏电桥,提出了一种新型的MOS晶体管式压力传感器。该器件在与目前最常用的压阻式压力传感器相比,继承了其制作工艺简单、稳定性和线性度好等优点,大幅提高了传感器灵敏度并降低了功耗,使得器件性能得到整体提高。     

新型MOS晶体管式压力传感器

在应力作用下，MOS晶体管的源漏电流的大小会随着沟道区所受应力大小而变化。基于MOS晶体管的这种力敏效应，采用晶体管和电阻构成压敏电桥，提出了一种新型的MOS晶体管式压力传感器。该器件在与目前最常用的压阻式压力传感器相比，继承了其制作工艺简单、稳定性和线性度好等优点，大幅提高了传感器灵敏度并降低了功耗，使得器件性能得到整体提高。     

新型MOS晶体管式压力传感器

在应力作用下,MOS晶体管的源漏电流的大小会随着沟道区所受应力大小而变化.基于MOS晶体管的这种力敏效应,采用晶体管和电阻构成压敏电桥,提出了一种新型的MOS晶体管式压力传感器.该器件在与目前最常用的压阻式压力传感器相比,继承了其制作工艺简单、稳定性和线性度好等优点,大幅提高了传感器灵敏度并降低了功耗,使得器件性能得到整体提高.     

一种新型的MV-DYL电路多元逻辑(DYL)在多元逻辑应用中的新发展

以往科学家们总是以新器件的出现,及随之使整机产生了惊人的变化来划分计算机发展历史。然而一旦多值逻辑系统付诸实现,多值逻辑学说得到应用,这种高效率的计算机结构的出现,将可能使计算机技术进入更高的水平。我国DYL集成电路的发明为实现上述目标提供了新的希望。 本文指出,多元逻辑中的线性“与或”门本质上就是一种很好的多值逻辑“与或”门。它与其他电路配合可以构成一种新的多值逻辑电路(简称为MV-DYL)。通过比较和实验证明,MV-DYL电路在与二值DYL电路相同的功耗-时延积条件下,可以获得更高的信息密度。MV-DYL电路比三值CMOS和多值I~2L电路结构简单、容易制作和可靠性高。     

高速耗尽型MOS

耗尽型 MOS 器件出现较早,但是只是现在才可能实现高速工作。日本日立公司采用了热扩散控制的方法,使耗尽型 MOS 移位寄存器最高能工作在30兆赫。电路中的驱动晶体管采用扩散自对准工艺控制其沟道长度,因此沟道长度仅与两次扩散的深度有关,而与掩模对准的精度完全无关。沟道长度类似于双报晶体管的基区宽     

自对准MOS工艺

现今由于使高封装密度的MOS电路实现了大规模集成,但它的开关速度仍较低,其限制因素主要是MOS晶体管栅与漏之间的电容。这种电容可以用硅栅或离子注入源、漏区的自对准方法来降低。一种新的称之为“自对准厚氧化物”工艺(Self-Aligned Thick-Oxide,简称SATO)的自对准栅方法则可更灵活和更可靠。它更多的采用和标准MOS器件一样的工艺,但却允许在片子上作两层或者三层互连,并允许广泛选用栅绝缘材料及栅电极材料。它能够按标准MOS电路所使用的同样掩模来加工,从而提高了速度。在标准MOS电路中,栅与漏重叠的典型值大约是5微米,而由于加工过程中掩模的误对准则往往可能重叠10微米之多。虽然5或10微米并不算限大,可是重叠面积     

一种新的高速集成逻辑电路——多元逻辑电路(DYL)

介绍了一种新的高速集成逻辑电路。它不同于常用集成逻辑电路那样基于一种基本单元门电路,而是由几种基本单元组合而成所需的逻辑系统,因而并不要求每种基本单元都有阈值特性。其主要基本单元就是一种高速线性“与或”门,工艺很简单。用较粗尺寸工艺试作的四位全加器进位链样品,实测速度为每级进位上升边延迟1ns,下降边延迟更小。每门最大功耗12.5mw。文中还与几种原有的集成辑逻电路进行了分析比较。     

用激光热处理制作新结构微电子电路

一、激光引起的热结构变化图1所示是MOS晶体管横截面。在P~-型基本掺杂的单晶硅中,嵌入了两个扩散区即具有重n~ 掺杂的源和漏。源与漏间可经门感应电子导电沟道。沟道流子数从而源与漏间的电流受门上控制电压的影响。门通过薄的门氧化物与硅分开。缩小MOS晶体管的比例理论表明,除门氧化物薄(小到10nm)外,还要求掺杂的源和漏区域的掺杂深度很小(约100～200nm)。这样,硅工作中出现的电场就能维持在一定的限度内,同时确保晶体管的功能可靠。硅的掺杂在新工艺中通过离子注入产生。硅中n掺杂的P、As、Sb料和P掺杂的B料     

硅栅CMOS电路的阀值电压及其控制

一、引言CMOS电路是将P沟道及N沟道两个极性相反的MOS管做在一块电路中,称为互补MOS电路,它不仅速度高,且静态功耗极低,因为在它的工作状态中总有一个管子处于截止,这就是CMOS电路被用于手表电路的主要原因。但是CMOS电路比较P MOS或N MOS电路工艺要复杂,特别是用于手表电路中时,工作电压要求在小于1.5伏,这就要求CMOS电路的P沟道阀值电压V_(TP)和N沟MOS管的阀值电压V_(TN)之和即V_(TP)+V_(TN)     

VMOS——一种新的MOS集成电路工艺

1.引言近年来,MOS数字集成电路向着高速复杂电路的方向发展。为了使电路的产量高成本低,要求增加器件的封装密度并尽可能保持不严格的尺寸对准容差。改进封装密度和工作速度要求缩短器件的沟道。可是,在标准MOS器件中,缩短沟道往往带来比器件本身电容要大的寄生电容,而且用普通工艺制作的短沟道MOS晶体管的击穿电压比较低。现在采用了各种工艺来减小寄生电容,诸如硅栅工艺、平面氧化工艺、离子注入工艺等。这些工艺是自对准的,减少了栅与源及漏的覆盖电容。