共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
3.
4.
介绍了一种适用于语音信号处理的16位24 kHzΣ-Δ调制器。该电路采用单环三阶单比特量化形式,利用Matlab优化调制器系数。电路采用SIMC 0.18μm CMOS工艺实现,通过Cadence/Spectre仿真器进行仿真。仿真结果显示,调制器在128倍过采样率时,带内信噪比达到107 dB,满足设计要求。 相似文献
5.
6.
介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW. 相似文献
7.
实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。 相似文献
8.
设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为-104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。 相似文献
9.
在简要介绍高阶1位量化Σ-ΔA/D转换器基本原理的基础上,分析了Σ-Δ调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法。同时,结合实际高阶模拟Σ-Δ调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计。与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据。 相似文献
10.
11.
12.
13.
基于0.18μm标准CMOS工艺,设计并实现了一个单环三阶开关电容Σ-Δ调制器。电路采用具有加权前馈求和网络的积分器级联型拓扑结构,采用优化的具有正反馈的单级A类OTA来降低功耗。在设计中,采用电流优化技术来降低运算跨导放大器(OTA)的功耗。Σ-Δ调制器的过采样率为128,时钟频率为6.144 MHz,信号带宽为24 kHz,最大信噪比为100 dB,动态范围为103 dB。电路在1.8 V电源供电下功耗为2.87 mW。 相似文献
14.
设计一个内部采用2位量化器的二阶单环Σ‐Δ调制器.为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该调制器采用了数据加权平均(Data Weighted Averaging ,DWA )技术来提高多位DAC的线性度.Σ‐Δ调制器信号带宽为50 kHz ,过采样率(OSR)为64,采用MXIC公司的0.35μm混合信号CMOS工艺实现,工作电压为12 V .后仿真结果显示,在电容随机失配5%的情况下,该调制器可以达到55.8 dB的信噪比(SNR)和60.4 dB的无杂散动态范围(SFDR).打开DWA电路比关闭DWA电路的情况下,SNR和SFDR分别提高8 dB和13 dB .整个调制器功耗为48 mW ,面积仅为0.6mm2. 相似文献
15.
16.
17.
连续时间Σ-Δ调制器较之传统的开关电容Σ-Δ调制器具有更低的功耗、更小的面积,以及集成抗混叠滤波器等诸多优势。设计了一种应用于低中频GSM接收机的4阶单环单比特结构的连续时间Σ-Δ调制器。在调制器中,采用了开关电容D/A转换器,以降低时钟抖动对性能的影响。仿真结果显示,在1.8 V工作电压2、00 kHz信号带宽、0.18μm CMOS工艺条件下,采样频率21 MHz,动态范围(DR)超过90 dB,功耗不超过2.5 mW。 相似文献
18.
19.
Σ-Δ调制器是常用于混合信号电路中的一个关键模块.基于一个的二阶低通调制器,对包括非理想开关、色噪声模型、非线性运放直流增益和多比特量化器中的电容适配在内的非理想效应,进行了分析和建模.该调制器在HJTC 0.18μm工艺下实现并进行了流片测试.通过对行为级仿真和实际测试数据的对比,验证了提出的高层次建模方法,可以准确高效地指导调制器系统级和电路级设计. 相似文献