具有多场限环结构的SiC LDMOS击穿特性研究

场限环终端结构因能够显著提高击穿电压而被广泛应用于半导体功率器件。基于数值模拟软件建立了具有多场限环结构的SiC LDMOS仿真模型。分别仿真场限环各项参数和漂移区掺杂浓度与击穿电压的关系。提取器件击穿时的表面电场,从表面电场分布均匀程度和峰值电场两方面分析击穿原理。研究结果表明,当漂移区掺杂浓度一定时,击穿电压随场限环数量、结深和掺杂浓度的增大而先增大后减小;当场限环参数一定时,击穿电压随漂移区掺杂浓度的增大而先增大后减小;经验证在相同条件下,线性环间距设计的LDMOS击穿特性优于等环间距设计,且漂移区掺杂浓度越高,环掺杂浓度和环结深越小,失效场限环数量越多。     

一种高压4H-SiC二极管改进场限环结终端结构

设计了一种用于3.3 kV4H-SiC肖特基二极管的场限环(FLR)结终端保护结构。该结终端保护结构是通过在高能离子注入形成二极管p+有源区的同时在结边缘形成多个不同间距的p+场限环来实现的,以避免多次离子注入。借助半导体数值仿真软件Silvaco,对制备二极管所用的4H-SiC材料外延层耐压特性进行了仿真验证;对场限环的环间距和场限环宽度进行了优化,形成由34个宽度5μm的场限环构成的场限环结终端结构。以此为基础,采用4英寸(1英寸=2.54 cm)n型4H-SiC外延片成功制备了3.3 kV4H-SiC二极管器件。简述了制备工艺流程,给出了部分关键工艺参数。对二极管芯片进行了在片测试和分析,反向漏电流密度1 mA/cm2时的击穿电压约为3.9 kV,且70%以上的二极管耐压可达到3.6 kV以上,验证了这一场限环结终端的可行性。     

单个浮置场限环终端结构击穿电压模型

基于B.J.Baliga的击穿电压理论,通过求解双边突变圆柱结的泊松方程,提出了单个浮置场限环终端结构的击穿电压解析模型.该模型计算结果与模拟结果的误差在±7%之内,具有精度高、应用范围广等特点,可以帮助设计者初步确定浮置场限环注入窗口大小及与主结的间距等关键参数.     

3200V双p阱终端VDMOS击穿特性仿真研究

基于场限环终端技术理论,提出了一种具有双p阱结构的垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)。通过数值模拟软件分别仿真了p阱各项参数和漂移区掺杂浓度与击穿电压的关系,提取器件击穿时的表面电场并分析其击穿机理。研究结果表明,当漂移区掺杂浓度一定时,击穿电压随p阱数量和结深的增大而增大,随p阱掺杂浓度的增大而先增大后减小;当p阱参数一定时,击穿电压随漂移区掺杂浓度的增大而先增大后减小。经优化器件各项参数,击穿电压(V_B)达到3 200 V,与传统平面栅型VDMOS相比提升了305%,终端有效长度仅为26μm,表面电场最大值为1.21×10⁶ V/cm,且分布相对均匀,终端稳定性和可靠性高。     

一种沟槽型场限环VDMOSFET终端结构

场限环结构以其简单的工艺和较高的效率,在垂直双扩散金属氧化物场效应晶体管终端结构中得到广泛应用,但其性能的提高也有限制。沟槽型终端结构对刻蚀工艺要求较高,并未在实际生产中得到大量应用。将场限环终端结构与沟槽终端结构相结合,设计了一种沟槽型场限环终端,在149.7 μm的有效终端长度上实现了708 V的仿真击穿电压。此结构可以得到较大的结深,硅体内部高电场区距离表面较远,硅表面电场仅为1.83E5 V/cm,具有较高的可靠性。同时,工艺中只增加了沟槽刻蚀和斜离子里注入,没有增加额外的掩膜。     

单场限环结构的表面电场分布及环间距的优化

基于横向扩散与纵向扩散构成的冶金结边界为椭圆形这一特点,讨论单场限环结构表面电场强度的分布,给出表面电场强度、主结及环结分担电压的解析表达式。在纵向结深和掺杂浓度一定的条件下,根据临界电场击穿理论,讨论环间距的优化设计方法。单场限环结构主结环结间表面电场强度的绝对值曲线近似呈抛物线,最大电场位于主结处。随着环间距的增大,最大电场变大;随着横向扩散深度的增大,最大电场变小。环右侧最大电场也出现在结处,随着环间距和横向扩散深度的增加,最大电场均减小。在场限环结构中,当主结和环结在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时所对应的环间距为最佳环间距。     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化.采用与平面结物理机理最接近的圆柱坐标对称解进行分析,给出了场限环结构极为简单的各电压和边界峰值电场表达式. 讨论了不同环间距和反偏电压对场限环电压的影响,并用流行的2-D半导体器件模拟工具MEDICI对解析计算进行了验证. 根据临界电场击穿近似,讨论了环间距的优化设计并给出了优化环间距表达式. 在一定结深和掺杂浓度时,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值.     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化 .采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式 .讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 - D半导体器件模拟工具 MEDICI对解析计算进行了验证 .根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式 .在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值 .     

高压IGBT线性变窄场限环终端设计

为使3300 V及以上电压等级绝缘栅双极型晶体管(IGBT)的工作结温达到150℃以上,设计了一种具有高结终端效率、结构简单且工艺可实现的线性变窄场限环(LNFLR)终端结构。采用TCAD软件对这种终端结构的击穿电压、电场分布和击穿电流等进行了仿真,调整环宽、环间距及线性变窄的公差值等结构参数以获得最优的电场分布,重点对比了高环掺杂浓度和低环掺杂浓度两种情况下LNFLR终端的阻断特性。仿真结果表明,低环掺杂浓度的LNFLR终端具有更高的击穿电压。进一步通过折中击穿电压和终端宽度,采用LNFLR终端的3300 V IGBT器件可以实现4500 V以上的终端耐压,而终端宽度只有700μm,相对于标准的场限环场板(FLRFP)终端缩小了50%。     

单场限环的平面高压器件

通过优化设计和充分利用硅片面积 ,研制出了场限环的平面高压半导体分立器件     

场限环结构电压和边界峰值电场分布及环间距优化

采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,提出了平面结场限环结构的电压分布和边界峰值电场的解析理论。以单场限环为例 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式。讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 -D半导体器件模拟工具 MEDICI对解析计算进行了验证。根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式。在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值     

场限环电场分布的有限元分析

矩形场限环在器件反偏时的最大电场总是集中于四角，因而求解柱坐标下极角α不变的泊松方程可使场限环三维电场分布的讨论大为简化．在此基础上用有限元法对三场环结构的电场分布进行模拟，并对结构参数进行了优化分析．环电位随外加电压而变化的模拟结果与实验结果相吻合，表明了简化模型和分析方法的正确性和实用性．     

单场限环的平面高压器件

通过优化设计和充分利用硅片面积，研制出了场限环的平面高压半导体分立器件。     

功率半导体器件的场限环研究

分析了场限环结构原理,总结了影响击穿电压的相关因素.采用圆柱坐标对称解进行分析,讨论了给定击穿电压情殚况下场限环结构的电场分布和峰值电场表达式及各种确定场限环个数的方法的.最后用流行的2-D半导体器件模拟工具MEDICI对器件终端进行相关模拟,尤其是表面电荷对带场限环的击穿电压和优化环间距的影响做了大量的分析模拟.得出的结论与文献中的数值模拟结果相符合,对设计优化场限环有一定的指导性.     

一款800V VDMOS终端结构的设计

设计了一款800 V VDMOS终端结构,采用场限环(FLR)与场板(FP)相结合的方式,在场限环上添加多晶硅场板与金属场板,有效地降低了表面电场峰值。通过调整终端结构,在135μm的有效终端长度上实现了848 V的击穿电压,最大表面电场为2.34×105 V/cm,小于工业界判断器件击穿场强标准(2.5×105 V/cm),且电场分布比较均匀,终端结构的稳定性和可靠性高。     

表面电荷效应对场限环优化设计的影响

本文利用计及表面电荷的柱面结电场分布表达式，并根据场限环优化条件，首次建立了单场限环表面电荷效应优化模型，得到了考虑表面电荷效应后，优化单场限环洁构击穿电压以及优化环间距的归一化计算公式。分析了表面电荷密度对场限环结构耐压和优化环间距的影响，计算结果与文献中的数值模拟结果相符合，推得的公式可应用于场限环结构的实际设计。     

多重场限环型终端结构的优化设计

开展了硅基金属氧化物场效应晶体管用多重场限环型终端结构的优化设计工作。研究了体区注入剂量、场限环宽度、主结宽度对击穿电压的影响规律,并对其机理进行了分析。通过仿真获得了器件内部的电场、电势和碰撞电离率分布。通过逐步优化获得了最终结构和工艺参数,体区注入剂量为1.3×10¹³ cm^-3,场限环宽度为1.5μm,主结宽度为11μm,对应终端击穿电压为106 V。实验开版流片获得的器件击穿电压为105.6 V,良率达到98.65%。     

基于一种可靠非均匀场限环终端结构的1.4kV 4H型碳化硅PiN二极管

This paper presents the design and fabrication of an effective, robust and process-tolerant floating guard ring termination on high voltage 4H-SiC PiN diodes. Different design factors were studied by numerical simulations and evaluated by device fabrication and measurement. The device fabrication was based on a 12 μm thick drift layer with an N-type doping concentration of 8 × 10^15 cm^-3. P^＋ regions in the termination structure and anode layer were formed by multiple aluminum implantations. The fabricated devices present a highest breakdown voltage of 1.4 kV, which is higher than the simulated value. For the fabricated 15 diodes in one chip, all of them exceeded the breakdown voltage of 1 kV and six of them reached the desired breakdown value of 1.2 kV.     

6500 V SiC场限环终端设计与实现

针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场强度控制在1MV/cm以下,体内的峰值电场强度在2.4MV/cm以下,有效减小了实际工艺中环注入窗口的工艺偏差引起的环间距拉偏对峰值电场强度的影响。环间距拉偏结果显示,在-0.2~+0.2μm的偏差范围内,器件表面(SiO_2/SiC交界处)的峰值电场强度并没有升高,只是峰值的位置发生了改变。最后利用了所设计的场限环终端进行了实际流片。测试结果显示,当施加6 500V的反向电压,漏电流小于10μA。