HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

一种实时的HDTV解码方案

介绍了一种廉价、低耗、实时的HDTV解码方案，可实时解码比特码率达18--22Mbps的HDTV图像，并通过分析仿真验证了其可行性。     

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化，实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法；结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single—instruction multiple—data)来对程序优化，并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层Ⅱ解码的运算量减少了40％以上，在奔腾3／450计算机上只占用不到5％的系统资源。这些优化算法已经应用于奔腾3／800为硬件平台的MPEG-2实时解码器中。     

HDTV信源解码SoC中解复用的设计与实现

结合高清晰度电视（HDTV）SoC平台项目，重点研究了HDTV SoC平台中一个重要功能模块MPEG-2传送流（TS）解复用的设计与实现过程。实验证明本模块TS流处理速度可以达到120Mbps，完全满足HDTV解码需要。     

MPEG音频压缩标准及其实现

本文简要介绍了MPEG-1、MPEG-2音频压缩标准各自的特点及应用场合，着重介绍MPEG-1音频压缩的系统结构、编解码器的功能以及采用的编码算法，在此基础上介绍了一种解决音频编、解码的硬件芯片和实现方法。     

MPEG-1音频部分的实现

本文介绍了MPEC-1的音频层Ⅱ压缩算法原理及其硬件实现。首先叙述子带变换．MDCT原理和心理声学模型，然后介绍算法的实现和系统的硬件实现。     

MP3音频解码速度优化

MP3采用MPEG-1 LayerIII层标准压缩编码格式,压缩率很高,失真也较小,算法也较为复杂.就MP3解码过程中,针对各解码模块的特点,通过浮点转定点运算、分段拟合、查找表等方法,对解码复杂度较高的模块进行算法优化,并且在16位定点DSP芯片实现,优化后解码每帧音频格式的指令数降到最初的1/ 20.     

一种新的MPEG音频解码方案及算法优化

设计了一种新的MPEG音频解码框架.输入音频数据不需经过串行化,通过桶型移位器组织数据读取,提高了解码效率.解码器针对硬件处理特性设计了专用比特流输入单元和解组处理单元.对运算瓶颈子带滤波器设计了优化算法,使运算量降低为标准算法的1/4左右,存储空间降低为原来的1/2.该方案可用于DVB和DAB信源解码芯片中.     

音频工作站MPEG-Ⅰ Layer-Ⅱ码流快速解码混音

为了能实时完成数字音频工作站中多路MPEG-Ⅰ Layer-Ⅱ音频压缩码流的快速解码混音,在分析MPEG-Ⅰ解码器中的多相滤波器组这个核心算法的基础上,提出了多路MPEG-Ⅰ Layer-Ⅱ码流的快速解码混音算法.此算法在进行混音计算时,只需做一次在解码中较为费时的子带综合滤波计算,大大提高了多路混音的速度.实验表明,用该算法进行8路MPEG-Ⅰ Layer-Ⅱ解码混音时,在PI-Ⅱ 600MHz的PC机达到了0.25倍实时的解码速度,完全满足了专业数字音频工作站的要求.     

带高清音频解码的AV放大器与高清视频比翼齐飞

Denon(天龙)AVP-A1HD/POA-A1HD奢华顶级的影院效果这是Denon面向顶级市场的旗舰放大器,拥有极其强大的声音处理能力。机内装有自动音场辅正功能,能够测量房间声音环境的特性并进行相应的处理。具备DDSC-HD强化数码高清环绕电路,能将输入的数码信号加强处理,无论是听音乐或处理电影音效都非常出色。Silicon Optix最新的10bit全数码I/P隔行/逐行转换器,与216 MHz/12 bit视频DAC组成了强大的双重DAC,能将DVD视频倍线至1080p逐行扫描视频输出。     

硬盘式高清数字电视机顶盒的研究

针对硬盘式高清数字电视机顶盒,从目前流行的机顶盒主芯片、硬件结构以及软件架构的特点进行了分析比较.提出了目前硬盘式高清数字电视机顶盒存在的问题,并简述了自行开发设计的硬盘式高清数字电视机顶盒与问题的解决.     

HDTV SoC平台中的MPEG-2变长码解码芯片设计

提出了一种适用于高清晰度数字电视片上系统的MPEG-2变长码解码结构,采用MIPS 4KcTM嵌入式CPU,在AM-BA总线的基础上设计了系统总线和系统的工作流程.根据MPEG-2视频码流的层次特点,模块间采用数据驱动结构,使用两级桶形移位寄存器实现并行解码结构,可缩短关键路径并简化控制逻辑.用硬件描述语言进行描述并通过逻辑功能仿真,用0.18μm CMOS工艺综合了变长码解码的RTL代码,时钟频率达到150 MHz,并在XC6000型FPGA上通过验证.     

HDTV到SDTV转换编码技术的研究

研究了数字电视转换编码中图像空间分辨率下变换和运动矢量重新利用等问题，并针对中国数字电视图像格式和编码方案提出了一种实现从HDTV到SDTV转换，重建的图像清晰度从原理上可达SDTV系统高清晰度电视的理论上限值，且无几何畸变。     

数字高清电视携手等离子显示技术发展

1964年以来，HDTV一直作为下一代主要的电视系统进行研究和开发。HDTV要求高清晰度、高画质和大屏幕平板显示。数字高清电视和平板电视正在创造一个巨大的新市场。本文将描述HDTV显示的基本要求、PDP的性能以及PDP电视的信号处理和驱动的结构。同时论述了进一步改善图像质量的发展方向。     

HDTV接收芯片中基于IP的均衡器的设计

提出了一种缩短设计周期,减小设计规模的HDTV接收芯片中均衡器的设计法,这种方法受到SoC中IP技术的启发,现已应用到芯片设计中。     

面向HDTV应用的音频解码软硬件协同设计

该文以Dolby实验室的音频AC3算法为基础,研究了在RISC核Virgo上HDTV音频解码的软硬件协同设计方法,提出了通过对程序关键子函数建模来实现软硬件划分的软硬件协同设计方法。即在软件实现AC3解码的基础上,通过建立模型分析音频程序的关键操作的方法来扩展RISC的指令集,从而加快了音频解码速度,减少了存储空间,并在总体上减少了硬件开销。其次,该文给出了部分扩展指令的具体硬件结构。最后,通过软硬件协同评估的方法进行硬件改进后的软硬件代价分析。     

HDTV中立体声转化为5.1声道环绕声的实现

介绍了高清电视制作的全过程都采用立体声录制和剪辑,在播出时采用环绕声场合成器或多用途视音频处理器实现立体声向5.1声道环绕声的转换,指出高清电视前期拍摄立体声传声器的选择、立体声传声器的摆放、现场的立体声监听、立体声录音电平的调节、立体声的剪辑和加工是实现5.1声道环绕声转换的保证,使用环绕声处理器是实现5.1声道环绕...     

高清晰度电视视频解码器系统控制的设计与实现

该文提出了一种高清晰度电视(HDTV)视频解码器系统控制的设计方案,并对其工作原理进行了阐述。该方案采用FPGA(现场可编程门阵列)技术实现,具有设计灵活,方便的特点,经整机联试系统控制工作稳定、可靠,保障了正常的解码和显示。