用CPLD设计数字滤波器

数字滤波器是数字信号处理的主要内容，也是数字化接收机的关键部分。常规的数字滤波器主要应用在声像处理等工作速度较低的情况下，要得到较高的工作频率或较宽的带宽就要使用专用集成电路（ASIC），介绍了一种用CPLD器件设计低通滤波器的方法和实例。     

用CPLD实现数字调制

分析了DDS用于调制的原理，给出了实现GMSD、π／4DQPSK和QAM等调制的多种方案，同时对其性能进行初步分析。在硬件实现上，用超大规模集成电路进行设计，从而提高了系统的可靠性、集成度和系统速度。     

用CPLD实现FIR数字滤波器

介绍了一种利用Ａｌｔｒａ公司的复杂可编程逻辑器件（ＣＰＬＤ）和快速卷积法实现数字滤波器的设计。     

基于CPLD的序列信号检测器设计与实现

采用EDA(Electronic Design Automation)技术和可编程逻辑器件进行通信系统的设计已经得到了越来越广泛地应用。通过用VHDL硬件描述语言和Altera公司生产的复杂可编程逻辑器件(Complex Programmable Logic Device)EPM7032LC44—6设计序列信号检测电路的过程，详细介绍了Max plusⅡ集成开发软件在现代数字系统设计中的应用，并对使用该软件开发设计平台进行设计时每一步容易出现的问题进行了详细讨论。     

用CPLD实现总线扩展

文中介绍了一种用CPLD实现的总线扩展技术，该设计具有灵活和可编程的特点，并在单片机和DSP外部总线扩展中得到了多次应用。     

某雷达MTI数字滤波器设计的计算机辅助分析及CPLD实现

本文主要论述了某高炮火控雷达X波段信号处理子系统中MTI数字滤波的设计及其计算机辅助分析和CPLD实现。     

CPLD与特殊时序电路的实现

本文通过较详细的理论和实践的结合，阐述了使用CPLD器件在复杂的时序控制中的可行性和其相对于传统的设计方法的优越性，并使用了实例用以说明，文中所和使用的电路及程序均已通过严格的系统仿真验证，开发环境为MAX＋PLUS Ⅱ9.3，编程对象为ALTERA公司MAX系列的EPM7128SLC84－6芯片。     

正交相干检波的Bessel内插法及其CPLD实现

正交相干检波是雷达、声纳和通信等系统中为数字信号处理提供高质量的正交信号的关键技术之一。本文研究直接对中频信号采样，并利用Bessel内插将一路中频数字信号分解成两路正交数字信号，从而实现数字正交相干检波处理，同时给出了CPLD实现方案，具有一定的工程参考价值。     

用DSP实现的数字式声反馈抵消技术

介绍一种用数字信号处理实时控制的自适应声抵消反馈技术，以及实现该技术的应用系统。系统可有效地消除室内噪声，获得良好的环境效果。     

基于CPLD的机载数字计算机地面检测装置的实现

描述了某型飞机机载数字计算机地面检测装置基于CPLD的实现，并且讨论了系统在仿真和调试过程中出现的一些问题，和原设备相比较，本系统的可维护性和性价比得到了很大地提高。     

寻呼机测试编码器设计

描述了 POCSAG码的结构 ,介绍了POCSAG编码器硬软件设计。     

Vertical Integration of Stacked DRAM and High-Speed Logic Device Using SMAFTI Technology

A multistrata dynamic random access memory (DRAM) vertically integrated with a complementary metal oxide semiconductor (CMOS) logic device using through-silicon vias (TSVs) and a unique interposer technology was developed for high-performance, power-efficient, and scalable computing. SMAFTI (SMArt chip connection with FeedThrough Interposer) technology, featuring an ultra-thin organic interposer with high-density feedthrough conductive vias, was used for interconnecting the three-dimensionally stacked DRAM and the CMOS logic device . A DRAM-compatible TSV manufacturing process was realized through the use of a “via-first” process and highly doped poly-Si TSVs for vertical traces inside memory dice. A multilayer ultra-thin die stacking process with micro-bump interconnection using a solid-liquid interdiffusion technique was also developed. The thermal aging reliability of the micro-bump interconnection was evaluated by a unique analysis method and its basic reliability was confirmed. Finally, we fabricated a prototype package including stacked DRAM and a CMOS logic device, and observed the combined operation. High-speed 3 Gbit/s signals were successfully transmitted through the fine interposer between the memory and logic.      

基于CPLD器件的数控振荡器（NCO）的设计

数字下变频器（DDC）是数字接收机的重要部件，而数字振荡器（NCO）又是影响数字下变频性能的关键器件。利用EDA的方法设计NCO，这种NCO的设计采用直接数字频率合成（DDS）技术，生成累加嚣模块和正（余）弦幅度存储嚣模块，最后实现了系统级综合和仿真。     

基于CPLD的IRIG—B码解码器的设计

文章介绍了使用一片EPM 7812复杂可编程逻辑阵列芯片 (CPLD) ,来实现对IRIG B码的解码、周期信号输出、实时时间显示以及串行异步通信。在一个芯片的基础上 ,可以实现以往一个机箱的主要功能。与传统的方法相比 ,具有性能好、体积小、成本低 ,维修更换方便的优点。     

基于CPLD和FIFO的多通道高速数据采集系统的研究

介绍了一种基于CPLD(复杂可编程逻辑器件)和FIFO(先入先出存储器)的多通道高速A/D数据采集系统的设计方法，并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据，而又还可以扩展模拟量的输入通道数。     

一种高速数据接口的设计方法

数字通信业务的蓬勃发展对核心元器件的接口带宽提出了越来越高的要求。目前主流元器件解决方案中,主要采用高速串行接口（SerDes）和低压差分接口LVDS实现,但SerDes接口IP价格昂贵。提出一种采用纯数字的采样时钟相位调整和字调整方式,可对源同步数据进行准确采样和恢复,可替代SerDes接口实现10Gb／s16通道LVDS高速接口。本设计方法不依赖于具体的集成电路生产工艺,所使用的IP核是国内主流芯片厂商的主流工艺上都可提供的,可以较低的成本在ASIC芯片上实现高速数据传输接口,满足芯片国产化需求。     

Design of Multigigabit-per-Second Transceiver for Band-Limited High-Speed Data Communication Using DC-Free Signaling

This paper presents a 5-Gb/s transceiver for ac-coupled interconnects using dc-free signaling based on symbol-rate-carrier offset quadrature phase-shift-keying modulation. A modified Costas loop for the clock and data recovery is also proposed to perform the receiver function. Without the need of an encoding scheme for dc balance, the proposed modulation can be used in high-speed ac-coupled high-speed interconnect systems. The theory and analysis of the proposed dc-free signaling are discussed in this paper. The fully integrated transmitter and the receiver are implemented using a 0.18-$mu$ m CMOS technology.      

脉冲信号源的CPLD实现方法

为满足生产和科研的需要,研制了-种用Altera公司MAX7000系列CPLD芯片,实现的程控脉冲信号源.实践证明,应用此种方案设计的信号源,频率高、频率稳定、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便,同时操作简单方便,功能更易扩展.文中给出了该信号源的详细系统设计方法及程宇源代码.     

利用CPLD设计逆变器的控制电路

CPLD作为近几年兴起的一种优秀的可编程逻辑器件。其众多的优点非常符合逆变器控制电路设计的需要。结合CPLD的功能和特点，分析了CPLD在逆变器控制电路中的典型应用，并由此说明CPLD的使用可以极大地改善传统逆变器控制电路的设计。     

PCI总线接口的CPLD设计

详细阐述了利用Altera公司的FLEX10K芯片,以AHDL设计PCI接口的方法。从总体设计、用户接口的通信协议、状态机等方面对从PCI接口的设计方法作了全面的介绍。