SOI器件中瞬态浮体效应的模拟与分析

针对SOI器件中的瞬态浮体效应进行了一系列的数值模拟,通过改变器件参数,比较系统地考察了SOI器件中瞬态浮体效应,同时也研究和分析了瞬态浮体效应对CMOS/SOI电路(以环振电路为例)的影响,并提出了抑制器件浮体效应的器件结构和参数优化设计.     

SOI器件中瞬态浮体效应的模拟与分析

针对 SOI器件中的瞬态浮体效应进行了一系列的数值模拟 ,通过改变器件参数 ,比较系统地考察了 SOI器件中瞬态浮体效应 ,同时也研究和分析了瞬态浮体效应对 CMOS/SOI电路 (以环振电路为例 )的影响 ,并提出了抑制器件浮体效应的器件结构和参数优化设计 .     

部分耗尽型绝缘体上硅器件体接触结构及新的方法对于对抑制浮体效应的研究

随着SOI CMOS工艺不断缩微,最小栅宽进入几十纳米时,用浮体接触结构抑制浮体效应就越来越无效,这是由于顶层硅的不断减薄带来越来越高的浮体串联电阻,使得堆积在浮体内的载流子越来越难流出体外。文章详细分析了传统体接触结构不能有效抑制浮体效应的原因,并且介绍了新的SOI CMOS结构用来抑制SOI的浮体效应。     

SOI技术问题和BSIM3SOIv1.3模型参数特点

SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留     

一种采用局域注氧技术制备的新型DSOI器件

为了克服传统SOI器件的浮体效应和自热效应,采用创新的工艺方法将低剂量局域SIMOX工艺及传统的CMOS工艺结合,实现了DSOI结构的器件.测试结果表明,该器件消除了传统SOI器件的浮体效应,同时自热效应得到很大的改善,提高了可靠性和稳定性.而原先SOI器件具备的优点得到了保留.     

亚微米PD CMOS/SOI工艺及H栅单边体引出研究

研究开发了0.4 μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路.对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究.对沟道长度为0.4 μm、0.5 μm、0.6 μm、0.8 μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义.     

薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化

在300～600K温度范围内,利用ISE TCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOI CMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN-DSOI结构.结果显示,SOI CMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN-DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力.     

薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化

在300～600K温度范围内,利用ISE TCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOI CMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN-DSOI结构.结果显示,SOI CMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN-DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力.     

0.5μm SOI CMOS工艺开发与器件建模

对0.5 μm SOI CMOS工艺进行了开发,得到一套完整良好的工艺流程参数.根据流片测试结果,进行SOI CMOS器件的建模;利用BSIMproPlus软件中的BSIMSOI MOS模型,根据MOS管宽长比进行器件分类和建模,得到模型参数.对于部分耗尽SOI器件的固有浮体效应和kink效应,采用体接触方法来缓解其负...     

SOI在射频电路中的应用

随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大.SOI(Silicon-on-Insulator)结构以其良好的电学性能,为系统设计提供了灵活性.与CMOS工艺的兼容使它能将数字电路与模拟电路混合,在射频电路应用方面显示巨大优势.文章分析了RF电路发展中遇到的挑战和SOI在RF电路中的应用优势,综述了SOI RF电路的最新进展.     

薄膜SOI／CMOS的SPICE电路模拟

鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，具具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型－－ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速率的影响，这些结论可以很好地指导电路设计和工艺实践。     

Fully-Depleted SOI CMOS Technology for Low-Voltage Low-Power Mixed Digital/Analog/Microwave Circuits

This paper demonstrates that fully-depleted (FD) silicon-on-insulator (SOI) technology offers unique opportunities in the field of low-voltage, low-power CMOS circuits. Beside the well-known reduction of parasitic capacitances due to dielectric isolation, FD SOI MOSFETs indeed exhibit near-ideal body factor, subthreshold slope and current drive. These assets are both theoretically and experimentally investigated. Original circuit studies then show how a basic FD SOI CMOS process allows for the mixed fabrication and operation under low supply voltage of analog, digital and microwave components with properties significantly superior to those obtained on bulk CMOS. Experimental circuit realizations support the analysis.     

Comparative study of fully depleted and body-grounded non fullydepleted SOI MOSFETs for high performance analog and mixed signalcircuits

This paper compared the performance of conventional fully depleted (FD) SOI MOSFETs and body-grounded nonfully depleted (NFD) SOI MOSFETs for analog applications, A new low-barrier body-contact (LBBC) technology has been developed to provide effective body contact. Experimental results show that the NFD MOSFET's with LBBC structure give one order of magnitude higher output resistance, significantly lower flicker noise, improved subthreshold characteristics, and minimal threshold voltage variation compared with conventional FD SOI MOSFETs. The device characteristics of the LBBC MOSFET's are more desirable for fabricating high performance analog or mixed analog/digital CMOS circuits     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构对ＣＭＯＳ／ＳＯＩ器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构不仅可以降低ＣＭＯＳ／ＳＯＩ电路的源漏寄生串联电阻和局域互连电阻,而且对ＳＯＩ器件的抗辐照特性也有明显的改进作用。     

全耗尽SOI MOSFET及CMOS／SOI电路的研究

采用ＳＩＭＯＸ材料，研制了一种全耗尽ＣＭＯＳ／ＳＯＩ模拟开关电路，研究了全耗尽ＳＯＩ ＭＯＳ场效应晶体管的阈值电压与背栅偏置的依赖关系，对漏源击穿的Ｓｎａｐｂａｃｋ特性进行分析，介绍了薄层ＣＭＯＳ／ＳＩＭＯＸ制作工艺，给出了全耗尽ＣＭＯＳ／ＳＯＩ电路的测试结果。     

A 440-ps 64-bit adder in 1.5-V/0.18-μm partially depleted SOItechnology

A 64-bit adder in 1.5-V/0.18-μm partially depleted SOI technology, CMOS8S, and techniques to maintain performance are described. CMOS7S SOI, a 1.8-V/0.22-μm partially depleted SOI technology, achieves a 28% speed increase over bulk CMOS7S, and CMOS8S SOI delivers an additional 21%. In a 660-MHz CMOS8S SOI processor, the adder compensates for floating body effects in SOI devices which cause history effects, bipolar currents, and lower noise margins on dynamic circuits     

Design and Characterization of CMOS/SOI Image Sensors

The design, operation, and characterization of CMOS imagers implemented using: 1) "regular" CMOS wafers with a 0.5-mum CMOS analog process; 2) "regular" CMOS wafers with a 0.35-mum CMOS analog process; and 3) silicon-on-insulator (SOI) wafers in conjunction with a 0.35-mum CMOS analog process, are discussed in this paper. The performances of the studied imagers are compared in terms of quantum efficiency, dark current, and optical bandwidth. It is found that there is strong dependence of quantum efficiency of the photodiodes on the architecture of the image sensor. The results of this paper are useful for designing and modeling CMOS/SOI image sensors     

The design of radiation-hardened ICs for space: a compendium ofapproaches

Several technologies, including bulk and epi CMOS, CMOS/SOI-SOS (silicon-on-insulator-silicon-on-sapphire), CML (current-mode logic), ECL (emitter-coupled logic), analog bipolar (JI, single-poly DI, and SOI) and GaAs E/D (enhancement/depletion) heterojunction MESFET, are discussed. The discussion includes the direct effects of space radiation on microelectronic materials and devices, how these effects are evidenced in circuit and device design parameter variations, the particular effects of most significance to each functional class of circuit, specific techniques for hardening high-speed circuits, design examples for integrated systems, including operational amplifiers and A/D (analog/digital) converters, and the computer simulation of radiation effects on microelectronic ICs     

N+多晶硅栅薄膜全耗尽SOI CMOS器件与电路的研究

选用SIMOX(Separation by Implantation of Oxygen)衬底材料,对全耗尽SOI CMOS工艺进行了研究,开发出了N 多晶硅栅全耗尽SOI CMOS器件及电路工艺,获得了性能良好的器件和电路。nMOS和pMOS的驱动电流都比较大,且泄漏电流很小,在工作电压为3V时,1．2μm101级环振的单级延迟仅为50．5ps。