BCH码迭代译码算法及软件实现方法

结合BCH码的特点，重点研究了BCH码中BM迭代译码算法的基本原理，对二进制BCH码与非二进制BCH码作了简单的比较．给出了算法的关键代码。根据BM迭代译码算法的基本步骤，采用三级流水算法结构并对实际应用的缩短码（50，32）（纠二检四）译码进行分析，同时阐明如何应用C／C＋＋语言实现该算法。     

一种BCH(63,56)译码方法及其FPGA实现

BCH码是很好的线性纠错码类,具有严格的代数结构、构造方便、编码简单。本文提出一种符合CCSDS的BCH(63,56)译码方法,译码方法相对简单,便于硬件实现译码,并具有计算速度快、占用资源少的特点。译码采用Xilinx的Spar-tan3XC3S1500FPGA来实现,满足航天分包遥控的标准。     

Reed-Solomon码代数软译码算法的研究和软件实现

Reed-Solomon码是一种在移动通信、深空通信、数字存储中无处不在的纠错编码,对随机错误、突发错误和删除错误都有良好的纠错性能。Koetter和Vardy提出的基于代数结构的软判决译码算法是目前RS码最为有效的软译码算法。文章分析了KV算法的原理和软件实现的方法,对KV算法进行了仿真。结果表明,相对于传统的硬判决算法,KV算法对中高码率RS码译码性能具有明显的增益。     

BCH(15,7,5)纠错译码的MATLAB实现

本文介绍了BCH(15，7，5)码及其纠错译码的一般算法。并且给出了它的MATLAB语言实现方法。     

基于BM迭代的高速BCH译码方法

该文以BCH（67，53）为例，提出了一种改进的，适合在FPGA上实现的BCH译码算法，并用Xilinx公司Virtext2pro器件实现了BCH（67，53）码的译码。该算法基于BM迭代，与传统的BCH译码算法相比，具有硬件实现简单，运算速度快，消耗资源少等优势。经仿真验证，对于码组中任意小于等于两比特的随机错误都可以给予纠正，且运行可靠。目前，该BCH译码器已成功地应用在DVB-T（数字地面电视）系统中。     

变长码通用译码算法的设计与实现

本文针对当今流行的一类变长码数据压缩编码技术，提出了一种通用的适于软件实现的独立于码表的优化译码算法，文中分析了该算法的核心技术及模型，最后依据该算法实现了一种ＭＲＥＡＤ编码的解码。     

喷泉码中LT码的二次译码算法

LT码是喷泉码的一种,采用LT码的BP译码算法时,当处理完度数为1的数据后,译码将无法继续,造成停止集为空集,影响译码效率。为此,提出一种新的二次译码算法,在译码停止后,针对剩下的编码分组仍然具有可译性的特点,进行进一步译码。仿真结果表明,该算法在译码开销为0.2~0.5的情况下,译码效率普遍提高20%左右。     

基于MEA算法的RS(255,223)码的译码软件实现

遵循有限域上多项式的运算规则,使用MATLAB软件设计了GF(28)上的加法、乘法、求逆运算模块,并以这些模块为基础,采用修正的欧几里德算法(MEA)与有限域上快速傅立叶变换算法相结合的思想,实现了RS(255,223)的软件译码。此软件参数可调,可以适应GF(2n)域(n≤8)上不同本原多项式、不同纠错能力的RS码,具有很强的通用性。仿真结果表明,所设计的RS(255,223)译码软件运行效率高,满足实时通信传输需要;并为算法开发、验证和硬件设计调试提供了一种强有力的辅助手段。     

Turbo码的迭代译码方法的优化设计

迭代译码可以提高Turbo码的译码性能,但也是增加译码复杂性、延时及功率损耗的主要原因。在分析Turbo码的迭代译码原理和译码算法的基础上,提出了一种迭代译码的优化设计方法(Turbo-CRC),即利用循环冗余检测码CRC对Turbo译码器硬判决的输出结果进行检测,可以有效地减小平均迭代次数。计算机仿真结果表明在不降低译码性能和不增加系统复杂度的情况下,使用该方法可以有效地减小平均迭代次数和译码延时,尤其是在大信噪比时,效果更好。     

性能和复杂程度折中的LDPC码译码算法

在IEEE802.16e通信标准的LDPC码背景下,基于LDPC码的软判决LLR BP译码算法,结合LDPC码的最小和处理方式和硬判决译码思想,针对译码性能和复杂程度提出了一种改进的BP译码算法。在相同信噪比条件下,新BP算法在译码性能上非常接近LLR BP算法,同时其复杂程度却远小于LLR BP算法,提高了工程可实现性。     

缩短循环码(26,16)编码和译码的软件实现

由于BCH码的编译码硬件实现的电路比较复杂,而且实现起来困难,所以根据BCH码的编译码原理,介绍了缩短循环码(26,16)编码和译码的过程以及软件实现的方法,并由编码和译码的算法得出了相应的C语言流程图。     

一种新型快速纠二错BCH码译码器的设计

对一种占用硬件资源最少的码长为n=2^m-1的纠二错二进制BCH码译码器电路进行了改进,使其能用于信道的连续译码,并对算法中的关键点S3^-(x)查找表的实现提出一种新的简单方法。     

一种卷积码维特比译码算法的软件实现

提出了数字通信系统中一种卷积码译码的软件实现方案,该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分利用了卷积码的特性,运用蝶形运算,周期性的回溯以得到译码输出。在程序设计上采用了一些宏定义等处理方法,可以提升运算速度,是一种软件方法的前向纠错编码技术。     

基于消息传递的LDPC码硬判决解码算法建模

提出了一种以奇偶校验和作为消息传递的LDPC码硬判决的解码方案．该方案以奇偶校验方程是否满足约束为条件，从而决定接收分组中的错误位，并对错误位进行翻转．分析了迭代消息流传递机制和迭代解码过程，最后提出一种具体可实现的解码算法模型。     

规则低密度校验码的比特翻转解码算法研究

本文提出一种规则低密度校验码的比特翻转迭代解码算法。在解码算法的每一次迭代运算过程中,解码运算可以从总体上分为两个阶段：首先,满足可靠性要求的校验节点从与其相邻接的信息节点中选择一个信息比特作为翻转候选比特;然后,解码算法采用投票的方法对于这些候选翻转比特进行进一步的筛选。本算法由于对于最终翻转比特的选择结果是通过两次筛选而得到的,从而极大地降低了误翻的概率,加快了迭代解码算法的收敛速度,提高了系统的性能。另外,在第一阶段的比特选择过程中,我们综合校验节点所提供的校验检测信息和信道输出所提供的可靠性信息,提出了新的翻转比特选择标准。仿真结果表明,本文所提出的解码算法有着较好的性能,在解码运算复杂度和纠错性能之间提供了另外一个均衡。     

一种基于序列译码的快速相关攻击算法

快速相关攻击是一种重要的序列密码分析方法。该文提出一种基于卷积码的序列译码的快速相关攻击算法,首先利用特殊的校验方程将线性分组码转化为低码率卷积码,然后用卷积码的序列译码算法恢复出密钥。当记忆长度较大时,该算法显著地降低了中算法的译码复杂度。     

条形码的计算机编码与识别

条码技术是如今应用最广泛的识别和输入技术之一，尤其是新兴的二维条码技术，由于其包含的信息量大而且识别错误率低而在各个方面得到很大的重视。该文结合如今应用最广泛的几种一维和二维条码编码方式，介绍了通过计算机实现条表码编码和译码的软件编程思想及方法。与用条码识读器硬件进行译码相比，软件译码具有更大的灵活性和较低的成本，因此具有很大的发展潜力。