超高真空化学气相生长用于应变硅的高质量SiGe缓冲层

采用UHV/CVD技术,以多层SiGe/Si结构作为缓冲层来生长应变弛豫SiGe虚衬底,并在此基础上生长出了具有张应力的Si层.利用高分辨X射线、二次离子质谱仪和原子力显微镜分别对薄膜的晶体质量、厚度以及平整度进行了分析.结果表明,通过这种方法制备的SiGe虚衬底,不仅可以有效提高外延层中Ge含量,以达到器件设计需要,而且保证很好的晶体质量和平整的表面.Schimmel液腐蚀后观察到的位错密度只有1×106cm-2.     

弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用UHV/CVD系统,在Si衬底上生长了具有渐变Si1-xGex缓冲层结构的弛豫Si0.76Ge0.24虚衬底和5个周期的Si0.76Ge0.24/Si多量子阱.在渐变Si1-xGex缓冲层生长过程中引入原位退火,消除了残余应力,抑制了后续生长的SiGe中的位错成核.透射电子显微照片显示,位错被有效地限制在组份渐变缓冲层内,而SiGe上层和SiGe/Si量子阱是无位错的.在样品的PL谱中,观察到跃迁能量为0.961eV的Ⅱ型量子阱的无声子参与(NP)发光峰.由于Ⅱ型量子阱中电子和空穴不在空间同一位置,较高光功率激发下引起的高浓度载流子导致能带弯曲严重.NP峰随激发功率增加向高能方向移动,在一定激发条件下,电子跃迁或隧穿至弛豫SiGe层弯曲的导带底后与处于同一位置的空穴复合发光,所以NP峰积分强度随光激发功率先增加后减小.     

应变SiGe沟道pMOSFET的击穿特性

以半导体器件二维数值模拟程序Medici为工具,模拟和对比了SiGe pMOS同Si pMOS的漏结击穿电压随栅极偏压、栅氧化层厚度和衬底浓度的变化关系;研究了SiGe pMOS垂直层结构参数硅帽层厚度、SiGe层厚度及Ge剂量和p+ δ掺杂对于击穿特性的影响.发现SiGe pMOS击穿主要由窄带隙的应变SiGe层决定,击穿电压明显低于Si pMOS并随Ge组分增加而降低;SiGe/Si异质结对电场分布产生显著影响,同Si pMOS相比电场和碰撞电离具有多峰值分布的特点;Si帽层及SiGe层参数对击穿特性有明显影响,增加p型δ掺杂后SiGe pMOS呈现穿通击穿机制.     

薄虚拟SiGe衬底上的应变Si pMOSFETs

成功地试制出薄虚拟SiGe衬底上的应变Si pMOSFETs.利用分子束外延技术在100nm低温Si(LT-Si)缓冲层上生长的弛豫虚拟Si0.8Ge0.2衬底可减薄至240nm.低温Si缓冲层用于释放虚拟SiGe衬底的应力,使其应变弛豫.X射线双晶衍射和原子力显微镜测试表明:虚拟SiGe衬底的应变弛豫度为85%,表面平均粗糙度仅为1.02nm.在室温下,应变Si pMOSFETs的最大迁移率达到140cm2/(V·s).器件性能略优于采用几微米厚虚拟SiGe衬底的器件.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术,制备出应变Si/弛豫Si0.9Ge01/渐变组分弛豫SiGe/Si衬底.通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺,有效地降低了表面粗糙度和位错密度.与Ge组分突变相比,采用线性渐变组分后,应变硅材料表面粗糙度从3.07nm减小到0.75nm,位错密度约为5×104 cm-2,表面应变硅层应变度约为0.45%.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术,制备出应变Si/弛豫Si0.9Ge01/渐变组分弛豫SiGe/Si衬底.通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺,有效地降低了表面粗糙度和位错密度.与Ge组分突变相比,采用线性渐变组分后,应变硅材料表面粗糙度从3.07nm减小到0.75nm,位错密度约为5×104 cm-2,表面应变硅层应变度约为0.45%.     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术，制备出应变Si/弛豫Si0.9Ge0.1/渐变组分弛豫SiGe/Si衬底. 通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺，有效地降低了表面粗糙度和位错密度.与Ge组分突变相比，采用线性渐变组分后，应变硅材料表面粗糙度从3.07nm减小到0.75nm，位错密度约为5E4cm-2，表面应变硅层应变度约为0.45%.     

应变硅结构的高分辨X射线衍射及其图谱分析

运用高分辨X射线双晶衍射(DCD)、三轴晶衍射(TAD)和TAD图谱对绝缘体上Si/SiGe/Si异质结构进行表征.利用TAD结合DCD(TAD-DCD)对称和非对称衍射测定了体Si衬底和外延层以及外延层之间的取向关系、SiGe外延层的Ge含量及其弛豫度等异质外延生长的重要参数.TAD倒易空间图谱能够给出全面的晶体结构信息.高分辨率TAD倒易空间图谱可实现对应变Si层应变量的测定.     

应变硅结构的高分辨X射线衍射及其图谱分析

运用高分辨X射线双晶衍射（DCD) 、三轴晶衍射（TAD）和TAD图谱对绝缘体上Si/SiGe/Si异质结构进行表征. 利用TAD结合DCD (TAD-DCD）对称和非对称衍射测定了体Si衬底和外延层以及外延层之间的取向关系、SiGe外延层的Ge含量及其弛豫度等异质外延生长的重要参数. TAD倒易空间图谱能够给出全面的晶体结构信息. 高分辨率TAD倒易空间图谱可实现对应变Si层应变量的测定.     

应变硅结构的高分辨X射线衍射及其图谱分析

运用高分辨X射线双晶衍射(DCD)、三轴晶衍射(TAD)和TAD图谱对绝缘体上Si/SiGe/Si异质结构进行表征.利用TAD结合DCD(TAD-DCD)对称和非对称衍射测定了体Si衬底和外延层以及外延层之间的取向关系、SiGe外延层的Ge含量及其弛豫度等异质外延生长的重要参数.TAD倒易空间图谱能够给出全面的晶体结构信息.高分辨率TAD倒易空间图谱可实现对应变Si层应变量的测定.     

超结硅锗功率二极管电学特性的研究

超结SiGe功率开关二极管可以克服常规Si功率二极管存在的一些缺陷,如阻断电压增大的同时,正向导通压降也将增大,反向恢复时间也变长。该新型功率二极管有两个重要特点:一是由轻掺杂的p型柱和n型柱相互交替形成超结结构,代替传统功率二极管的n-基区;二是p+区采用很薄的应变SiGe材料。该器件可以同时实现高阻断电压、低正向压降和快速恢复的电学特性。与相同器件厚度的常规Si功率二极管相比较,反向阻断电压提高了42%,反向恢复时间缩短了40%,正向压降减小了约0.1V(正向电流密度为100A/cm2时)。应变SiGe层中Ge含量和器件的基区厚度是影响超结SiGe二极管电学特性的重要参数,详细分析了该材料参数和结构参数对正向导通特性、反向阻断特性和反向恢复特性的影响,为器件结构设计提供了实用的参考价值。     

a-SiGe_x∶H薄膜准分子激光晶化的研究

用KrF准分子激光、XeCl准分子激光在不同条件下对Ge含量不同的四种a－SiGex∶H样品进行退火。只要激光退火能量密度合适，Ge含量不同的a－siGex∶H薄膜都可以被多晶化；随着Ge含量的增加，激光晶化阈值能量密度降低，耐退火能力也降低；在相同的激光晶化能量密度下，Ge含量越高的薄膜，激光晶化的效果越好，晶粒尺寸长得越大。     

半导体锗纳米团簇和纳米层的生成与结构研究

我们在硅锗合金衬底上采用氧化等制膜方式生成零维和二维的纳米结构样品，用高精度椭偏仪(HPE)、卢瑟福背散射谱仪(RBS)和高分辨率扫描透射电子显微镜(HR-STEM)测量样品的纳米结构，并采用美国威思康新州立大学开发的Rump模拟软件对卢瑟福背散射谱(RBS)中的CHANNEL谱和RANDoM谱分别进行精细结构模拟，测量并计算出纳米氧化层与锗的纳米薄膜结构分布，并且反馈控制加工过程，优化硅锗半导体材料纳米结构样品的加工条件。我们测量出样品横断面锗纳米团簇和纳米层的PL发光谱。我们在硅锗合金的氧化层表面中首次发现纳米锗量子点组成的几个纳米厚的盖帽膜结构，我们首次提出的生成硅锗纳米结构的优化加工条件的氧化时间和氧化温度匹配公式的理论模型与实验结果拟合得很好。     

Modelling of SiGe heterobipolar transistors: 200 GHz frequencies with symmetrical delay times

Our basic approach is to develop a symmetrical design with equal delay times for collector, base and the total load to simulate the high frequency behaviour of SiGe heterobipolar transistors (HBTs). On this base we have investigated the feasibility of SiGe HBTs with transit frequencies f_T above 200 GHz. A symmetrical design reaching f_T=208 GHz is presented. The dependence of the high frequency behaviour on Ge content and vertical transistor design is shown. Critical parameters like the maximum current density and the breakthrough voltage are considered. An analytical model is compared to numerical simulations and experimental data.     

SiGe HBT基区渡越时间研究

对基于SiGe HBT基区本征载流子浓度和电子迁移率依赖于掺杂、基区Ge组分分布和速度饱和效应的基区渡越时间进行了研究。结果表明,相同Ge组分条件下,基区渡越时间bτ随WB由100 nm减薄到50 nm,降低了74.9%;相同WB,Ge组分为0.15比0.1 Ge组分的bτ减小了33.7%。该研究与其他文献的结果相吻合,可为SiGe HBT基区设计提供一定的理论指导。     

一种采用BiCMOS工艺的SiGe HBT基区生长方法

为抑制SiGeHBT基区生长过程中岛状物生成,降低位错密度,基于渐变温度控制方法和图形外延技术,结合BiCMOS工艺,研发了在Si衬底上制备高质量Si1-xGex基区的外延生长方法。通过原子力显微镜(AFM)、扫描电子显微镜(SEM)、X射线双晶衍射(XRD)测试,显示所生长的Si1,Gex基区表面粗糙度为0.45nm,穿透位错密度是0.3×103～1.2×103cm-2。,在窗口边界与基区表面未发现位错堆积与岛状物。结果表明,该方法适宜生长高质量的SiGeHBT基区,可望应用于SiGeBiCMOS工艺中HBT的制备。     

Influence of the Germanium content on the amorphization of silicon–germanium alloys during ion implantation

We have studied by transmission electron microscopy the amorphization of silicon–germanium (SiGe) alloys by Ge⁺ implantation. We show that when implanted with the same amorphization dose, the resulting amorphous layers get narrower when the Ge content increases. The experimental results can be simulated using the critical damage energy density model assuming that the amorphization threshold rises linearly with the Ge content from 3 eV/at for pure Si to 5 eV/at for pure Ge. These results and simulations are needed to optimize the fabrication of highly doped regions in SiGe alloys.     

Fabrication of thick, high-quality strained SiGe layer on ultra-thin silicon-on-insulator and modeling of film strain

Fabrication of a thick strained SiGe layer on bulk silicon is hampered by the lattice mismatch and difference in the thermal expansion coefficients between Si and SiGe, and a high Ge content leads to severe strain in the SiGe film. When the thickness of the SiGe film is above a critical value (90 nm for 18% Ge), drastic deterioration of the film properties as well as dislocations will result. In comparison, a silicon-on-insulator (SOI) substrate with a thin top Si layer can mitigate the problems and so a thick SiGe layer with high Ge concentration can conceivably be synthesized. In the work reported here, a 110 nm thick high-quality strained Si_0.82Ge_0.18 layer was fabricated on an ultra-thin SOI substrate with a 30 nm top silicon layer using ultra-high vacuum chemical vapor deposition (UHVCVD). The thickness of the SiGe layer is larger than the critical thickness on bulk Si. Cross-sectional transmission electron microscopy (XTEM) reveals that the SiGe layer is dislocation-free and the atoms at the SiGe/Si interface are well aligned, even though X-ray diffraction (XRD) data indicate that the SiGe film is highly strained. The strain factors determined from the XRD and Raman results agree well.     

SiGe HBT基区结构的优化对欧拉电压的影响

欧拉电压是SiGe HBT一项重要的直流参数,受到基区结构(如Ge组分)的影响。研究发现,高温过程会导致硼的外扩散,从而影响异质结的位置,使欧拉电压受到影响。实验发现,通过优化基区结构,加厚CB结处i-SiGe厚度,可获得VA=520 V,βVA=164,320 V的SiGe HBT。