基于FPGA的OFDM宽带数字通信发射机设计

OFDM正交频分复用是第四代移动通信的核心技术。文章在IEEE802．11a和802．16d协议物理层技术的基础上,充分利用ALTERA公司STRATIX系列FPGA芯片的特性和IP（知识产权）核,提出了一种切实可行的OFDM基带传输调制器FPGA实现方法,同时提出了一种新颖的循环前缀的插入方法。     

一种基于FPGA与DSP的数字射频发射机的设计与实现

射频发射机作为通信系统中的重要设备,文章将设计一种基于FPGA与DSP的数字射频发射机。主要利用DSP芯片实现数字基带电路的运行,利用DSP进行编程,可以使数据信号完成封装与编码。使用数字基带电路可以为用户提供很大便利,加强与上位机的通信效果,还可以提升组网等相关功能的水平。发射电路利用了射频测试平台技术处理,同时结合模块化的结构设计方式。     

一种基于FPGA与DSP的数字射频发射机的设计与实现

射频发射机是通信系统中的一种必不可少的设备。本文设计了一种包括数字基带电路和发射电路的数字射频发射机。数字基带电路主要是使用DSP芯片来实现,通过对DSP的编程来实现数据信号的封装与编码;数字基带电路能提供方便的用户接口以实现与上位机的通信,以及组网等功能。发射电路是采用射频测试平台技术来实现,使用模块化的结构设计。在ADS软件环境下对数字射频发射机的电路进行了仿真,仿真结果说明本文的数字射频发射机的设计是有效和可行的。     

基于FPGA的步进电机发射机控制系统设计

本文提出一种采用FPGA对步进电机速度与位置控制的方法,建立一种步进电机驱动控制系统,该系统采用脉冲频率实现步进电机速度控制,可防止失步和过冲,提高工作效率,并结合实际工作控制,结果表明该方法的可行性。     

一种基于FPGA的数字下变频器设计

数字下变频是软件无线电的核心技术之一。文中给出了一种基于FPGA的数字下变频器的设计方案以及仿真实验结果,该方案可避免使用专用的数字下变频器,同时可使硬件电路更加简化,系统更加灵活。     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

信道化发射机的FPGA实现

本文首先建立了信道化发射机的数学模型,结合多速率信号处理技术对该模型进行了算法优化,推证和仿真了基于多相滤波结构的信道化发射机。在此基础上用Xilinx公司的Virtex-4系列FPGA实现了该发射信号产生模块的设计。设计中充分有效地利用了FPGA中的硬件资源,与传统的方法相比,结果表明该方法能以较低的运算复杂度更好地实现信号的实时处理。     

基于软件无线电数字下变频的FPGA设计与实现

作为软件无线电中最核心的技术——数字下变频(DDC,Digital Down Conversion),关键技术是要将高频信号通过数字下变频技术处理成为能够被后端的DSP器件进行处理的低频信号。在深入研究数字振荡器和数字振荡器和积分梳状(CIC,Cascaded Integrator-Comb)滤波器、半带(HB,Half-Band)滤波器、以及有限长单位冲激响应(FIR,Finite Impulse Response)滤波器组成的滤波器组的情况下,提出了一种基于现场可编程门阵列(FPGA,Field Programmable Gate Array)的方案。实验结果成功滤除了高频杂波并降低了信速率,验证了本方法的可行性。     

基于FPGA的高效数字下变频设计

介绍了一种高效数字下变频的实现方法,重点介绍采用坐标转换数字计算机（CORDIC）在实现NCO的同时也完成了混频器功能。改进了滤波器组结构,在减少资源消耗的同时,实现了数字下变频功能。通过ISE和Modelsim仿真实验证明,该方案正确,且有效节省硬件资源,在短波电台的应用中取得了较好的效果。     

软件无线电信道化发射机及其FPGA实现

首先建立了信道化软件无线电发射机数学模型,并对该模型进行了算法优化,在对现行的硬件实现方案比较分析后,提出了用FPGA(现场可编程门阵列)实现该发射机结构的简单有效方法,用Altera公司的仿真软件QUARTUSⅡ4.0和IP Core对其实现进行了仿真,比较发现该仿真结果与MATLAB给出的理论仿真结果一致.这种信道化发射机能同时发射整个处理带宽内所有信道上的信号,具有很高的运算效率,且结构简单,可行性强.     

基于DDS的正弦波信号发生器的设计

在频率合成领域中,直接数字合成（DDS）是近年来新的技术,它是从相位概念出发直接合成所需波形的一种新的全数字技术的频率合成方法。本文研究基于直接数字合成（DDS）技术的任意波形发生器（AWG）系统设计。以DDS技术为核心,采用FPGA芯片作为系统的硬件实现平台,利用VHDL语言编程实现正弦波的标准波形。结构紧凑,电路简...     

基于FPGA的DDC设计及仿真

在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。     

基于FPGA的MIMO-OFDM基带系统发射机的设计

介绍了多入多出-正交频分复用(MIMO-OFDM)系统,并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列(FPGA)芯片和IP(知识产权)核,提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码(D-BLAST)的方法和实现原理以及各个主要模块的工作原理。并给出了其在ModelSim环境下的仿真结果。结果表明,本设计具有设计简单、快速、高效和实时性好等特点。     

基于CC1050的FSK发射电路设计

介绍基于CC1050的FSK发射电路设计。该电路的工作频率范围为300～1 000 MHz,FSK调制,发射功率可编程设置为-20～12 dBm,给出CC1050的典型应用电路,以及CC1050与微控制器接口电路,该FSK电路设计简单,可工作在不同频率。     

一种基于FPGA的数字下变频算法研究

在宽带中频软件无线电系统中，数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理，给出了一种基于FPGA的数字下变频算法，讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现，并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。     

基于FPGA的智能变送器的设计与实现

根据工业应用的实际需要以及网络通信发展的功能要求,提出了基于FPGA智能变送器控制系统的总体方案,设计了以XILINX公司的Spartan3系列XC3S4005PQ208C可编程逻辑器件为主控制器、DM9000A为以太网通信接口、SJA1000为CAN控制器的硬件系统,并给出了系统软件流程图,重点论述了数据采集和数据模拟输出控制电路的FPGA实现,结合ISE10.1设计软件给出了A/D、D/A的仿真结果。     

基于FPGA的UART设计

UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果。     

基于FPGA的数字跑表设计

Verilog程序通过综合、适配后形成配置文件,下载到FPGA器件中对FPGA进行配置,使FPGA成为实用的测频模块。通过波形仿真,符合本次设计的要求。最后,通过完整编译后的文件固化到开发板,接上高频信号源,实现了数字跑表的设计。本文详细介绍了数字跑表的设计指标,设计思路,设计方案,系统的电路设计,系统相应模块设计,系统硬件实现与测试结果。     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。