基于NIOS II的嵌入式网络接口设计

阐述了基于N IOS II软核处理器和以太网控制芯片RTL 8019A S的网络接口设计。简要介绍了基于FPGA的SOPC(System On P rogramm ab le Ch ip,简称可编程片上系统)技术,给出了网络接口的软硬件的设计和实现。此设计增强了系统的灵活性,并且结构简单适应于不同应用领域对接入网络的需求。     

基于NIOS Ⅱ的导航系统平台的设计

介绍了一种新的基于NIOSⅡ的导航系统的设计方案．NIOS是建立在FPGA上的嵌入式微处理器软核，由于它硬件设计上的灵活性和可裁减性，使得软件设计上“平台”的概念延伸到硬件设计中。本文就是把NIOSⅡ硬件平台的方案，在导航系统计算机设计上进行了有益尝试，实践证明，本设计不但实现了预期功能，而且为以后在其他导航产品上快速的移植硬件和软件系统．提供了有力保证。     

基于NIOS Ⅱ处理器的四象限变流器控制

本文介绍了一种新的基于NIOSⅡ处理器的四象限变流器控制方案。建立了一种基于NIOSⅡ处理器的设计平台,并在其上进行了四象限变流器的仿真和设计,试验结果表明:基于NIOSⅡ处理器的四象限变流器控制能够达到预期的目的。     

NIOS Ⅱ处理器中定制指令的设计与实现

概要介绍NIOS Ⅱ处理器,详述NIOS Ⅱ处理器中定制指令的硬件实现和软件接口。并结合实例说明在进行SOPC设计时,可以把强实时软件算法或费时的软件计算作为定制指令,加入到NIOS Ⅱ处理器指令集中,提高系统性能。     

基于NIOSⅡ的实时互相关器的设计

互相关器是构成两相流相关流量测量系统的核心装置。文章介绍了互相关流量测量系统的工作原理和互相关算法以及一种基于NIOSⅡ嵌入式软核处理器的互相关器的设计,详细阐述了互相关器的总体结构、硬件和软件的设计。Matlab仿真实验验证了该相关器可实现随机噪声信号的互相关运算。与传统的互相关器相比,该相关器具有实时性好、硬件构成简单、可靠性高的特点,能够满足互相关流量在线测量的要求。     

基于FPGA和NIOSⅡ的频谱分析仪的设计

随着微电子技术的飞速发展,基于数字信号处理的频谱分析已经应用到各个领域并且发挥着重要作用。文章提出了一种频谱分析仪设计方案,该方案基于FFT技术,采用NIOSⅡ软核作为CPU,以FPGA,LCD,DDS芯片和AD芯片以及一些外围电路组成系统,完成信号采集,数据分析,FFT变换,对连续性周期和非周期信号的频谱分析,然后直接在LCD上显示信号的频谱特性曲线。     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

基于NIOSⅡ的数字失真度分析仪设计

通过对网络非线性失真的研究,探索验证了一种利用FFT来测试网络非线性失真的新方法.叙述了用低成本Cv_clone系列FPGA实现基4结构1024点FFT(快速傅里叶变换)算法的方法,从而得出其失真度.针对其设计所而临的问题提出了Ahera公司的基于IP核的SOPC解决方案.     

基于NIOS Ⅱ的多功能数字频率计的设计

介绍了一种基于可编程片上系统（System On Programmable Chip,以下简称SOPC）技术的多功能数字频率计的实现方案。通过在FPGA芯片中植入NIOS Ⅱ软核作为系统的控制核心,并利用FPGA中的可编程逻辑资源构成该嵌入式系统的外围数字控制电路,借助于Avalon总线,实现高速FIFO,触发控制电路,LCD显示控制电路,频率周期测量模块等。可测量方波、正弦波、三角波等不同波形的频率、周期和脉宽,且可测范围达0.1Hz-100MHz。     

基于NIOSⅡ的导航系统平台的设计

介绍了一种新的基于NIOS Ⅱ的导航系统的设计方案.NIOS是建立在FPGA上的嵌入式微处理器软核,由于它硬件设计上的灵活性和可裁减性,使得软件设计上"平台"的概念延伸到硬件设计中.本文就是把NIOS Ⅱ硬件平台的方案,在导航系统计算机设计上进行了有益尝试,实践证明,本设计不但实现了预期功能,而且为以后在其他导航产品上快速的移植硬件和软件系统,提供了有力保证.     

基于NIOS Ⅱ的万年历设计

本文介绍了一种基于片上可编程系统(SOPC)设计万年历的方法.在FPCA芯片上,通过配置NIOS软核处理器和相关接口模块,实现了嵌入式系统的硬件结构.系统用液晶模块显示万年历等汉字字符,用8个七段数码管显示电子钟的日期和时间,并可通过按键对其进行调整.具有高集成度、设计灵活和可移植性较好等特点.     

基于NIOS Ⅱ和μclinux的工业CT高速数据传输系统

介绍了基于NIOS Ⅱ和μclinux应用于工业CT的数据传输系统。将FPGA的嵌入式软核作为数据传输系统的核心处理器,μclinux操作系统移植到嵌入式系统中,并加入并行处理模块,使得系统不但发挥了FPGA的并行处理的能力和强可配置性,也利用了μclinux系统强大的网络功能。     

基于SOPC的考勤机控制系统设计

介绍Altera公司提供的SOPC（System On Programmable Chip）解决方案——NiosⅡ软核处理器。针对考勤机这一类设备,采用NIOSⅡ处理器的最大特点是其可配置性,设计者不必局限于一般的通用的嵌入式处理器如（MS-51、ARM、DSP等）,很好的满足了客户的不同需求,缩短了产品的上市时间,从而能快速的占领市场。此外采用SOPC解决方案可以在对产品的PCB进行较小的改动下进行升级改造。     

基于FPGA中NIOS Ⅱ内核设计的TFT_LCD显示驱动

本文基于FPGA中NIOS Ⅱ内核设计驱动真彩液晶显示模块,可根据材料成本、研发时间等任意选择FPGA芯片,增强了产品的可靠性和设计灵活性。     

基于FPGA的四轴飞行控制器的硬件系统设计

为提高四轴飞行器的数据采集与数据处理能力,降低四轴飞行器的功耗,研制了一种基于FPGA的四轴飞行控制器;飞行控制器以NIOS Ⅱ处理器为控制核心,结合嵌入的SPI、I2C、UART等IP核实现了数据的实时采集与快速处理,并提出并行处理PPM解码和编码、超声波检测与控制、蜂鸣器控制的设计方案,利用VerilogHDL语言在FPGA上设计了这些并行处理功能模块,这些功能模块通过PIO核与NIOS Ⅱ处理器连接,能够自主完成所规定的处理功能;经过多次飞行测试,四轴飞行器能够稳定地起飞和降落、快速的飞行、转弯、上升和下降,也能够避开障碍物,验证了四轴飞行控制器功能稳定,功耗较低,已达到设计的要求.     

基于NIOS的ANN语音识别系统

现在嵌入式系统对语音识别的需求越来越清晰,比如移动通信设备和智能家居等。目前大多数实用语音识别系统都要求强大的CPU 计算能力,为了平衡嵌入式系统计算能力的不足,采用SOPC思想,在Altera公司的NIOS软核上用软件实现系统程序流程控制,在FPGA上用硬件实现高强度的数学计算。这种语音识别系统的效率相比纯软件实现的系统有较大提升,比较适合在嵌入式系统中推广。把FFT在FPGA上以硬件实现,流程控制和模式匹配则采用软件完成。实验结果证明此软硬结合的思路有理想的效果。     

基于ARM9的嵌入式网络接口设计

介绍了一种基于嵌入式系统的网络通讯的设计方案。在嵌入式ARM9嵌入式网络通讯设计中,介绍了ARM9200T等硬件和Linux操作系统,通过网络接口与服务器进行连接,并通过TCP/UDP协议进行通讯。     

基于NIOS II处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS Ⅱ软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33MB/s,且工作稳定可靠。     

基于NIOSⅡ的离子迁移谱仪设计与实现

离子迁移谱技术是一种便携式、灵敏度高的痕量有机物分析技术,广泛应用在毒品、爆炸物探测和环境污染监测等方面.介绍了一种基于NIOS Ⅱ软核处理器的离子迁移谱仪系统设计.搭建了NIOS Ⅱ硬件平台并在此基础上编写了软件程序,实现了系统设计.通过丙酮试剂对系统进行了验证,得到了较好的离子迁移谱图.     

基于NIOSⅡ处理器的多通道ns级时序控制同步机设计

ns级时序控制同步机主要用于多套高速数据采集系统、多套高速摄影测试系统的精确同步触发、精确延时触发控制等方面,对军工靶场试验测试具有重要意义;详细介绍利用NIOS Ⅱ软核处理器设计嵌入式五通道ns级时序同步机的软硬件实现技术,实现了五通道ns时序参数的输入、存储、整定以及时序输出控制等;时序在线跟踪测试表明,该同步机完全满足设计要求,其各通道时序控制精度为20ns,单通道时间设置范围为20ns至100s,可应用于工程实际测试;本同步机的设计技术对相关开发人员具有一定的参考意义。