QAM全数字同步方案的研究与实现

针对高阶QAM系统对于载波恢复、符号定时的严格要求,本文提出并实现了一种全数字同步方案.在发送端插入导频,接收端先利用LMS自适应陷波算法分离导频和信号,接着使用NVS算法自适应地完成载波跟踪,然后将解调后的信号送往符号定时模块,通过基于能量检测原则的最大平均功率内插定时算法实现码元同步.基于TI的TMS320C542芯片的实现,表明上述方案是完全可行的.     

基于CORDIC算法的QAM调制系统的FPGA实现

提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度.用Verilog HDL对本设计进行了编程和功能仿真,仿真结果表明,本设计具有一定的实用性.     

一种适用于QAM和PSK信号的载波恢复算法

同步是数字传输系统中一个重要的实际问题。当采用同步解调或相干监测时，接收端需要提供一个与发射端调制栽波同频同相的相干载波。而由于正交幅度调制信号（MQAM）矢量点的分布特点，用多相移相键控（MPSK）的非线性处理方式就不可能完全消除它的调制信息。因此下面以16QAM信号为例，讨论多电平正交幅度调制信号的载波恢复。     

有线数字广播中高阶QAM信号的载波同步与均衡器设计

针对ITU-T J.83标准,结合有线数字广播的信道特征,提出一种适用于高阶QAM信号的载波同步与自适应均衡的联合设计方案。该方案在均衡部分采用常模数算法(CMA)和最小均方误差算法(LMS)的双模均衡算法。通过算法的切换达到快速收敛和降低均方误差(MSE)的目的;针对高阶QAM信号,载波同步环路首先选用极性判决算法,并采用带宽较大的环路滤波器系数,使环路能在短时间内进行大范围频偏捕获。然后调低环路滤波器系数,减小环路带宽,进而降低稳态抖动。环路最后切换到判决指示算法,使相位均方差降至最低。整个方案通过算法验证并在Altera Stratix Ⅱ系列EP2S130F1020C5型现场可编程门阵列(FPGA)上完成了布局布线。最高工作频率为90.47MHz。     

正交幅度调制（QAM）信号的解调技术与实现

QAM调制方式广泛应用于有线和无线传输领域。本文阐述了一个QAM的解调系统并且用芯片实现。该系统涉及下变频模块,A/D模块,码元时钟恢复模块,载波恢复模块和自适应均衡模块,前端纠错模块等。     

全数字化QAM调制器的FPGA设计

分析了QAM调制原理,给出了可变星座点数（M=16,64,256）的全数字化QAM调制器的FPGA设计。该设计基于Altera公司提供的DSPbuilder设计平台,首先在matlab/simulink环境下搭建功能模块和RTL级布线设计 然后在QuartusⅡ上完成基于FPGA综合和仿真实现 最后将代码下载到DE2开发板,完成QAM调制器实现。实验测试表明,所设计调制器能产生正确的QAM波形,达到预期结果。     

16QAM调制解调技术分析仿真

根据QAM调制解调的基本原理,以Matlab为开发平台,设计了16QAM数字调制解调系统并进行仿真分析,并在信噪比变化条件下,得到了不同进制QAM系统的误码率。仿真结果表明,QAM调制相对PSK调制具有较好的性能。     

基于VHDL语言的OQPSK解调器设计与实现

根据软件无线电的思想．以某接收机中OQPSK解调器的全数字化为研究背景,在FP—GA中设计并实现了基于vHDL的全数字OQPSK解调器。解调器主要由数字下变频、载波恢复和定时恢复等模块组成。采用VHDL硬件描述语言在Xilinx公司ISE7．1开发环境下仿真并实现了各个算法模块和OQPSK的全数字解调。通过实际现场测试,实现了对所接收信号的正确解调。     

基于FPGA的多制式高速QAM调制器设计

本文采用基带数字化方案,设计了一个基于FPGA的多制式高速QAM调制器。在给出系统设计后,重点介绍了编码映射、成形滤波等单元的设计,从而形成了一个具有较强扩展性的QAM调制硬件平台,能产生多种调制方式的QAM调制中频信号,最高信息速率256Mbps,可用于高速QAM解调器的测试。     

短波16QAM信号数字解调算法的仿真

该文利用MATLAB平台仿真了短波16QAM信号数字解调中的三个关键模块——定时同步、载波恢复及自适应均衡。短波QAM信号经定时同步提取定时信息,为传输中的码元提供了判决基准并为均衡器提供了时间基准,通过载波恢复可调整信号中存在的频偏和相偏,最后经自适应均衡达到抑制甚至消除码间干扰的目的,恢复出QAM的星座图。该文根据16QAM信号星座图的特点,提出了一种基于COSTAS环简化的载波恢复算法,将该算法与常用的载波恢复算法进行仿真比较,实验结果验证了该算法的有效性及优越性。通过对解调中三个关键模块的仿真,为实现整个解调系统奠定了基础。     

一种全数字BPSK解调器的设计与FPGA实现

介绍一种全数字BPSK解调器的设计及FPGA实现.该解调器采用前向开环的结构实现载波同步,与传统的闭环反馈结构相比,该解调器具有同步速度快,载波频差估计范围大等优点,尤其适合用于突发数字通信系统.测试结果表明,该解调器频差估计范围很大,可以达到符号速率的20%,抗噪声性能非常好,解调性能与理论值相比,损失小于0.5dB.     

基于FPGA的QAM调制器系统实现

提出了一种改进型直接上变频数字电视QAM调制器方案。系统基于FPGA和高速正交调制数模转换芯片。给出了系统硬件设计方案及内部逻辑模块设计方法,讨论了系统实现中的设计难点。实际测试表明该系统达到了预期设计目标。     

高阶QAM定时同步的FPGA设计实现

在基于软件无线电数字接收机技术的研究中,定时同步是一项关键技术。文中设计的定时同步结构采用了基于Farrow结构的内插滤波器,同时以改进的Gardner定时误差计算方法提取采样相位误差,该方法对载波相位不敏感,可先独立于载波同步单独使用,适用于高阶QAM信号的定时同步。以128 QAM为例,对整个系统进行了仿真验证,并且在FPGA平台上实现了该算法,收到良好的效果,具有很好的通用性和可移植性。     

GMSK调制器的FPGA实现

GMSK（高斯最小移频键控）信号优良的频谱特性在跳频通信中有广阔的应用前景。本文分析了GMSK调制器的设计理论，给出了一种全数字实现结构并在FPGA上加以实现。仿真结果表明,这种数字实现结构产生的GMSK基带信号具有良好的功率谱及眼图，同时能够有效避免两条支路信号幅度及正交载波相位失衡。     

分组密码的FPGA实现研究

研究了五种分组算法的结构和主要运算模块,提出了通用硬件实现电路,并对它们的FPGA实现效果进行了详细比较。就速度和资源占用这两个性能而言:Rijndael的实现速度最快,Twofish占用资源最少,是性能最好的算法;而Mars由于实现速度最慢,占用资源最多,是性能最差的算法。     

子空间分解在FPGA上的高效实现

传统的信号子空间分解算法有着算法复杂、运算量大的缺点,紧缩近似投影子空间跟踪算法克服了上述缺点,但在硬件实现时其顺序串行的结构却严重地制约了数据处理速度,文章介绍了并行流水线结构的紧缩近似投影子空间跟踪算法在FPGA上的实现方法,同时也讨论了延时对算法收敛速度造成的负面影响,最后在Quartus Ⅱ环境下验证了算法改进后的性能;结果表明所实现的算法误差较小,达到了很高的数据处理速度,适合在实时性要求较高的场合应用。