共查询到20条相似文献,搜索用时 296 毫秒
1.
2.
Wang CC Truong TK Shao HM Deutsch LJ Omura JK Reed IS 《IEEE transactions on computers. Institute of Electrical and Electronics Engineers》1985,(8):709-717
Finite field arithmetic logic is central in the implementation of Reed-Solomon coders and in some cryptographic algorithms. There is a need for good multiplication and inversion algorithms that can be easily realized on VLSI chips. Massey and Omura recently developed a new multiplication algorithm for Galois fields based on a normal basis representation. In this paper, a pipeline structure is developed to realize the Massey-Omura multiplier in the finite field GF(2m). With the simple squaring property of the normal basis representation used together with this multiplier, a pipeline architecture is developed for computing inverse elements in GF(2m). The designs developed for the Massey-Omura multiplier and the computation of inverse elements are regular, simple, expandable, and therefore, naturally suitable for VLSI implementation. 相似文献
3.
陈华锋 《计算机工程与应用》2009,45(19):66-67
提出了一类新的具有高度规则性的部分并行三项式有限域乘法器架构。通过对由不可约三项式生成的有限域GF(2m)上的乘法分析,推导出基本的运算形式。基于该运算形式,设计出新颖的乘法器架构。复杂度分析结果表明,该乘法器具有同当前最优设计相同的复杂度。而且,可视具体的应用情境需求对乘法器电路进行灵活配置。 相似文献
4.
一种基于有限域的快速乘法器的设计与实现 总被引:1,自引:0,他引:1
基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度。为了提高椭圆曲线密码系统的计算速度,需要从很多方面考虑,但其中关键的一点在于如何提高乘法器的速度,且保持其规模在能够接受的范围。在对椭圆曲线的分析基础上提出了一种有限复合域GF((2^m1)^m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则,在增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而极大地提高了乘法器的计算速度。通过FPGA的验证测试证明该方法在速度上完全适合椭圆曲线密码系统。 相似文献
5.
基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度。基于ECC中有限域乘法的重要性,该文给出了一种复合域GF((2m1)m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则,增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而极大地提高了乘法器的计算速度。 相似文献
6.
提出了一种基于Karatsuba-extended算法的乘法器设计方案,能够更有效地降低[GF(2m)]乘法器的设计复杂度。根据提出的性能参数P,该方案可以设计出最高效的[GF(2m)]乘法器。在m等于2 048的情况下,用该方案设计的乘法器的P约是普通乘法器的3倍。因此,根据实际的不同情况,对于特定m值,该方案通过选择合适的参数r和i,能够设计出最高效的[GF(2m)]乘法器。 相似文献
7.
Chiou-Yng Lee Author Vitae Che Wun Chiou Author Vitae Jim-Min Lin Author Vitae 《Computers & Electrical Engineering》2005,31(7):444-459
New bit-parallel dual basis multipliers using the modified Booth’s algorithm are presented. Due to the advantage of the modified Booth’s algorithm, two bits are processed in parallel for reduction of both space and time complexities. A multiplexer-based structure has been proposed for realization of the proposed multiplication algorithm. We have shown that our multiplier saves about 9% space complexity as compared to other existing multipliers if the generating polynomial is trinomial or all one polynomial. Furthermore, the proposed multiplier is faster than existing multipliers. 相似文献
8.
9.
有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制域运算中最费时的运算是有限域上的求逆运算。论文提出一种基于多项式基乘法和平方的FPGA快速求逆设计方法,并给出了面积与速度的比较分析。 相似文献
10.
为了提高伽罗华有限域乘法器的通用性,降低实现的复杂度,采用自然基算法,用简单的逻辑门电路实现乘法运算过程。提出可重构的迭代计算结构,能满足域长m为3~8的乘法器,并用FPGA实现。结果表明,可重构有限域乘法器能够满足多种标准RS码的乘法运算的需要。 相似文献
11.
In general, there are three popular basis representations, standard (canonical, polynomial) basis, normal basis, and dual basis, for representing elements in GF(2^m). Various basis representations have their distinct advantages and have their different associated multiplication architectures. In this paper, we will present a unified systolic multiplication architecture, by employing Hankel matrix-vector multiplication, for various basis representations. For various element representation in GF(2^m), we will show that various basis multiplications can be performed by Hankel matrix-vector multiplications. A comparison with existing and similar structures has shown that time complexities. the proposed architectures perform well both in space and 相似文献
12.
已有的对正规基模乘算法的研究大多针对较小的有限域,不利于将其直接扩展到像GF(2^233)等大有限域中进行FPGA设计实现。为在FPGA上实现正规基下的模乘算法,给出了一种在速度和资源两方面可以折衷的方案以及具体的FPGA实现算法,并实现了硬件描述语言程序设计。在Xilinx的FPGA器件的基础上,完成算法的仿真、综合、布局布线试验。试验表明,实现的模乘算法方案较其它方案更适合于FPGA编程实现。 相似文献
13.
基于FIOS类型的Montgomery双域模乘器设计 总被引:3,自引:1,他引:3
针对FIOS类型的Montgomery模乘扩展算法的比特级-字级和字级-字级的两种实现形式进行研究,设计多处理单元的流水线组织结构实现算法,并对模乘器进行双有限域统一结构设计,使之能够同时支持两个有限域GF(p)和GF(2n)上的运算。最后对设计的两种模乘器用Verilog硬件描述语言进行代码描述,采用Synopsys公司的Design Compiler在Artisan SIMC 0.18μm typical工艺库下综合。实验结果表明,该模乘器不仅在运算速度和电路面积方面各具有优势,而且具有运算长度可变的灵活性。 相似文献
14.
15.
GF(2~m)域乘法器的快速设计及FPGA实现 总被引:4,自引:2,他引:4
有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制最主要的运算是有限域上的乘法运算。该文提出一种基于FPGA技术的多项式基乘法器的快速设计方法,并给出了面积与速度的比较分析。 相似文献
16.
17.
分析了GF(2~n)域上的椭圆曲线的运算法则,提出了一种串-并行结构的基于优化正规基(ONB)的高速有限域运算单元,比较了域划分D对芯片实现速度和硬件资源占用的影响,完成了域GF(2191)上基于ONB的ECC芯片快速实现。FPGA验证表明,GF(2191)域上一次点加运算需要183个时钟,一次点倍运算需要175个时钟,完成一次求乘法逆运算的总时钟数为133。在50MHz时钟下,完整的点乘运算速度平均为981次/s。 相似文献
18.
19.
二元有限域正规基乘法矩阵快速算法研究与实现 总被引:1,自引:0,他引:1
通过对二元有限域上一般正规基乘法矩阵的计算:亨法进行深入分析,利用二元域的特性设计了一种便于计算机实现的快速计算二元有限域上一般正规基乘法矩阵的算法,并且针对该算法的时间及空间复杂度进行了分析。 相似文献
20.
椭圆曲线数字签名算法(ECDSA)是数字签名算法(DSA)在椭圆曲线密码体制中的实现,其安全性依赖于椭圆曲线离散对数问题(ECDLP)的难解性。该文介绍了ECDSA在有限域GF(2m)上的实现,利用射影坐标思想,改进椭圆曲线上求两点和运算公式,对点乘算法进行优化,有效地提高了数字签名和签名验证的速度。 相似文献