基于传输时间精确预测的片上总线仲裁算法

片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能够精确地预测在当前仲裁机制下各个请求的完成时间.因此能判断哪些主设备的实时性可能会被违反,从而提前改变总线仲裁策略以满足各主设备实时性要求.同时,采用该算法后仲裁器并行比较主设备的实际传输带宽和需求带宽的差别,及时调整优先权以实现对带宽的精确分配.实验结果表明,该算法比常见的5种算法在实时性要求满足百分比方面平均提高66.47％,很好地满足了各主设备在各种情况下的强实时要求.     

片上系统设计方法和低功耗设计

对片上系统的设计方法进行了分析与探讨,给出了目前比较适用的SOC低功耗设计 方法和一种新的SOC低功耗设计流程。对影响片上系统功耗的因素进行了深入分析,在此基础上从 不同的层次讨论了SOC系统较为有效的低功耗设计技术,通过对这些不同层次低功耗设计技术的 比较,指明了SOC系统低功耗设计的发展方向。     

基于总线访问的片上调试方法研究

支持片上在线调试是嵌入式SoC设计目标之一;现有的片上调试系统多基于扫描链技术,SoC系统的功能设计和调试设计必须同步,这种紧耦合的设计方法移植性差、通用性弱,与SoC系统IP复用的理念不符;基于此,提出了一种基于片上标准总线的SoC在线调试方法,该方法引入调试主设备的概念,复用片上总线传输实时调试数据,实现了对SOC外围IP的在线调试,同时通过引入调试支持单元和调试处理模块实现了对处理器主设备的总线访问调试;该方法适用于以标准总线结构互联的SOC系统,具有适用性广、调试功能丰富、调试接口多样、调试效率高等优点;该方法在以SPARC处理器为处理核心、AMBA总线为互联的SoC系统中进行了实现和在线调试验证,实验表明满足SoC的调试需求。     

一款基于多处理器片上系统的动态自适应仲裁器

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降,提出一款算法简单的动态自适应仲裁器,它可以自动调节各个处理器占据的总线带宽,避免饥饿现象,基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽.     

主从式片上总线系统交易级的实现

在总线的主设备上增设了实时操作系统的任务优先级分配机制,基于蒙特卡罗选择实现总线仲裁器的仲裁策略,建立不同类型的从设备存储器模型。运用SystemC在交易级实现整个总线系统模型,并对该模型进行仿真。实验结果证实了仲裁算法的有效性。     

基于SOC的无线POS考勤系统的设计

给出了一对多的基于SOC无线考勤系统的系统设计方案与实现手段，可实现对考勤的现场数据的实时录入、多点采集、无线传送。阐述了该系统总体设计、硬件和软件的设计方法；文章通过构建合理的通讯协议，有效地解决了节点间的通讯寻址问题，保证了通讯的可靠性。     

基于SOC的无线POS考勤系统的设计

给出了一对多的基于SOC无线考勤系统的系统设计方案与实现手段,可实现对考勤的现场数据的实时录入、多点采集、无线传送。阐述了该系统总体设计、硬件和软件的设计方法;文章通过构建合理的通讯协议,有效地解决了节点间的通讯寻址问题,保证了通讯的可靠性。     

基于SOC架构的智能图像处理和外设控制系统设计

针对当前采用的DSP+FPGA实时图像处理和控制系统的不足,提出了一种基于SOC架构的智能图像处理和控制系统,该系统硬件上使用SOC架构进行算法电路实现和外设控制,能够对所获取的图像进行跟踪、识别和匹配等图像处理,同时根据软件配置对外部器件进行控制和交互;通过对大尺寸卷积运算的验证试验,结果表明所设计的SOC架构具有通用性好、可靠性高、处理速度快和控制精准的特点,能够完全适应高复杂的卷积运算。     

基于拥塞预测的NoC自适应仲裁方法*

传统用于总线系统或互联网的仲裁方法已不能很好地适应NoC应用环境。围绕NoC系统性能的关键影响因素——拥塞状态,提出了一种基于全局和本地拥塞预测的仲裁策略(GLCA),以改善NoC网络延迟。实验结果表明,相对于RR方法,新仲裁算法使得网络平均包延迟和平均吞吐量最大分别可改善20.5%和8%,并且在不同负载条件下都保持了其优势。综合结果显示, GLCA与RR方法相比,路由器仅在组合逻辑上有少许增加(25.7%)。     

基于片上系统的多通道数字电视接收平台实现

论文研究了一种新颖的基于片上系统(SOC)的多通道接收平台。它可对来自地面、卫星和有线等媒体的多路数字电视节目同时解码,并把它们转换成模拟基带信号。论文还讨论了基于计算机控制模型的实现,特别是时间片分配算法。该研究为我国模拟电视向数字电视转换的过程中,实现模拟接收机对数字电视节目的接收问题提供了一个低成本方案。     

基于流水光总线阵列的快速矩阵运算

矩阵运算是最重要的数值计算,基于流水光总线的可重构线性阵列系统(LARPBS)是一种建立在光总线上的并行高效计算模型。该文主要介绍LARPBS模型上的快速并行矩阵运算,从而使人们更加了解光总线计算模型及其优越性,为今后进一步研究光总线模型及其并行算法奠定基础。     

基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列（FPGA）设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则．选用分布式仲裁结构．利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计．实现基于FPGA的PCI总线仲裁器。     

多微处理器系统中总线仲裁逻辑的设计

本文给出了一种多微处理器体系结构,重点讨论了多微处理器间信息交换和仲裁逻辑的实现机制及具体设计步骤,并给出了具体实现的硬件逻辑电路及交换的时序图。实际运行表明:该仲裁逻辑电路具有仲裁开销小、扩缩性好、可靠性高等特点;它完全能满足高性能的测控系统和各种高精度的智能仪器仪表的特殊要求。     

基于最小空闲时间优先的片上总线仲裁算法

提出一种基于抢占阈值的最小空闲时间优先服务的总线仲裁算法。主设备总线服务请求的空闲时间越短,获得总线服务就越快,引入抢占阈值降低了总线服务频繁切换造成的颠簸现象。实验结果表明,该算法的MDP比常见的算法平均减少了43.8%,满足了各主设备总线服务请求的强实时要求。     

面向内存访问性能优化的总线仲裁方法

访存交易的处理顺序对内存访问的性能有重要影响.同一个SoC设备发出的多个未决交易往往地址连续且读写类型相同.然而,传统的总线仲裁方法导致各个设备发出的未决交易序列交错地发送至内存控制器,而内存控制器访存调度的范围有限,最终导致此类序列通常无法连续地访问内存.为解决此问题,提出一种新型的总线仲裁方法CGH,该方法利用SoC设备通信行为的特征,通过识别同一个SoC设备发出的、行地址和读写类型相同的未决交易序列并让其连续获得仲裁授权,减少内存切换行地址和读写类型的次数;同时,在选择将要授权的未决交易序列时,优先考虑行地址和读写类型与最近授权交易相同的申请,进一步提高访存效率.将CGH仲裁方法应用至北大众志-SKSoC后,系统访存性能提高了21.37%,而总线面积仅增加2.83%.此外,由于行地址切换次数减少,内存的能耗也降低了15.15%.     

分布式总线仲裁器的设计

本文介绍了两种分布式总线仲裁器的设计，一种蜞于优先权仲裁策略，一种蜞于请求时间的公平仲裁策略，另外，还介绍了一种利用时间计烽器实现紧急请求的方法。     

AT90CAN128的CAN多节点总线同步通信

针对CAN总线多节点的同步性应用,介绍了两种滤波方式,实现了基于AVR单片机ATg0CAN128的CAN总线多节点同步通信。利用CAN总线的点对点、点对多点和广播通信方式以及其特有的报文滤波和非破坏性总线仲裁技术,对多节点的同步性进行探讨,且接入方式简易。     

基于流水光总线阵列的快速矩阵乘法运算

基于流水光总线的可重构线性阵列系统(LARPBS)是一种建立在光总线上的并行计算模型,许多研究工作者已经在该模型上设计出了一些高效的并行算法。该文主要介绍了LARPBS模型及其快速矩阵乘法运算,从而使人们更加了解光总线计算模型及其优越性,为今后进一步研究光总线模型及其并行算法奠定了基础。     

一种能量/信息时分传输的二总线技术研究

针对在小数据量、弱实时性和长距离通信场合中电力载波通信电路复杂的问题,提出一种电路简单、成本低的二线制总线。利用时分复用的原理,设计了二总线能量/信息传输电路,包括通信电源电路、节点能量接收和信息调制电路。在此基础上,利用数据帧地址优先发送的原则,设计了具有总线仲裁机制的通信协议。在智能地下车库中的应用表明,该设计能够完成能量和信息的分时传输,易于工程实现。