基于FPGA的串口与外部SDRAM通信的电路设计

介绍了一种基于FPGA技术实现PC串口与外部SDRAM之间数据传输的方法.给出了各个模块的具体设计方法,以及整体设计的实现,并验证了用FPGA实现PC与外部SDRAM进行串行通信的可行性.     

基于FPGA的多通道大容量FIFO设计

提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。     

基于FPGA的多通道数据采集系统的设计

介绍了一种基于Mach XO2 4000ZE系列的FPGA芯片和模数转换芯片AD7356的多通道数据采集系统,采样率最高可达到5Msps。系统采用多个AD芯片来实现多路模拟量的实时采集。通过verilog编程语言实现FPGA芯片对AD转换的时序控制。FPGA内嵌的双口RAM作为数据缓存器来存储转换结果。通过FPGA控制单元对AD转换部分和数据缓存部分的控制可实现数据采集与数据输出的同时执行。阐述了系统的构成以及各个部分的工作原理,着重分析了FPGA控制策略和数据缓存的实现,并使用Modelsim仿真软件进行仿真与分析。     

基于DDR2的DSO分区交替深存储技术研究

具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利.设计采用FPGA外挂DDR2 SDRAM颗粒的方式来存储采集数据,并利用FPGA内部的MCB IP核来控制其读写和刷新.以此为基础,研究了基于DDR2 SDRAM颗粒的基本深存储设计方案,提出了分区交替深存储技术,并分析了该技术对提升DSO深存储性能的作用及具体实现方法.该技术解决了示波器停止状态下读取DDR2 SDRAM颗粒数据与写DDR2SDRAM颗粒之间的矛盾,并在实际测试中取得了很好的效果.     

基于FPGA的DDR SDRAM控制器设计与实现

在高速数据采集系统中,高速大容量数据缓存成为1项关键技术.DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中.采用Altera公司的Cyclone III系列FPGA和MT46V16M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用S...     

一种简单的SDRAM控制器实现方法

针对信号处理系统中的大容量数据存储问题,给出一种用计数器实现SDRAM控制器的方法.由一个计数器控制操作命令的工作周期,另一个计数器生成读写地址,通过合理配置工作时钟来完成不同应用场合的SDRAM读写控制.该方法原理简单,实现方便,FPGA实现验证了该方法的正确性.     

VXI总线高速大容量数据采集模块

本文根据某舰空导弹自动测试系统的要求,设计了基于VXI总线的4通道高速数据采集模块.它以SDRAM为数据缓冲单元,用FPGA实现控制和与VXI总线的接口.控制程序采用自顶向下的模块化设计方法,用VHDL实现电路行为的描述.采用状态机(FSM)控制整个流程,实现了各路控制信号的可靠同步.针对SDRAM控制复杂的特点,设计了基于FPGA的SDRAM控制器.驱动程序和应用程序用LabWindows/CVI编写.测试结果表明,模块的采样频率可达200 MHz,有效位数为7.76位,达到了预期的指标.     

VXI总线高速大容量数据采集模块

根据某舰空导弹自动测试系统的要求,设计了基于VXI总线的4通道高速数据采集模块.它以同步动态随机存储器(SDRAM)为数据缓冲单元,用现场可编程门阵列(FPGA)实现控制和与VXI总线的接口.控制程序采用自顶向下的模块化设计方法,用VHDL实现电路行为的描述.采用状态机(FSM)控制整个流程,实现了各路控制信号的可靠同步.针对SDRAM控制复杂的特点,设计了基于FPGA的SDRAM控制器.驱动程序和应用程序用LabWindows/CVI写.测试结果表明,模块的采样频率可达200 Msps,有效位数为7.76位,达到了预期的指标.     

基于FPGA的动态目标识别与跟踪系统设计

为满足动态目标识别与跟踪系统对实时性、低功耗和小型化的要求，设计了一种以FPGA为核心的电路系统，辅以OV7670视频采集模块和VGA接口显示器，实现对视频图像进行采集、处理、矩形框标识，最终实现对动态的识别、跟踪和显示。其中，对图像的处理部分由FPGA完成，包括缓存、灰度处理、改进的位运算中值滤波、背景前景分离、帧间差分法与背景差分法融合进行运动目标检测与跟踪等，充分利用FPGA的高速并行处理的特点，结合片内RAM高速处理和片外SDRAM大容量特性，实现对视频数据的处理和存储。同时，系统具有抗干扰性较强、小巧、灵活、低功耗、通用性及可扩展性强等特点，既适合工业领域，又适合家居使用。     

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。     

基于SRIO的数据传输设计

为解决大数据量传输系统中传输速率低、带宽小、可靠性差的问题,本文提出一种基于SRIO协议的FPGA间大量数据高速传输的设计方案。设计使用FPGA内嵌SRIO IP核对传输数据进行发送、解析和接收;使用FPGA内部GTP高速串行收发器作为物理层传输基础;利用光电转换模块实现光、电信号的转换,以完成数据远距离传输。通过测试验证本设计数据传输准确可靠,传输速率可达280MB/s,且本方案已成功应用于遥测系统存储器地面测试台项目,可实现两FPGA设备间大量数据高速可靠传输。     

基于FPGA的64 kbit/s通信误码生成仪

介绍了利用FPGA实现64 kbit/s通信误码生成仪的具体实现方法,即为减轻CPU的工作负担,利用FPGA和SDRAM芯片IS61LV5128实现64 kbit/s信号的时延、在64 kbit/s信号中添加随机误码、连续误码的实现方法,利用FPGA实现从信号中提取时钟的锁相环电路的设计方法。利用ARM7的数据处理能力和FPGA并行处理能力相结合,适用于实时性要求高的场合,是一种实时信号处理新的实现方法的探索。     

基于FPGA的双端口SDRAM控制器的实现

在实时图像处理系统中数据存储和共享是一项关键技术.SDRAM凭借其大容量、高数据传输速率和低成本优势,正在广泛的被应用于实时图像处理系统中,为此,提出了一种基于FPGA技术的具有两个独立读写端口的SDRAM控制器方案.详细介绍了SDRAM控制器的模块构成、实现过程及其仿真结果,控制器是采用Verilog HDL实现的.通过仿真测试和硬件实验说明设计方案可行,可应用于实时信号的采集和处理系统中.     

X处理器SCOREBOARD模块的设计与实现

本文描述了一个可以内嵌到微处理器中,作为片上系统的记分牌模块的设计及完成细节。提出了一种设计64位超标量微处理器中SCOREBOARD模块的方法,实现了指令的顺序流出(in-order issue)乱序执行,满足了X-微处理器芯片的设计要求。在设计中,使用Verilog HDL语言进行描述,并在FPGA中实现,芯片采用0.18微米CMOS工艺实现。     

基于FPGA的片上多通道采集模块设计

为进一步缩小某型号火炮弹底数据采存设备的体积、提高火炮的射程、威力、打击精度以及采存设备的采集和处理性能,在单片FPGA芯片内设计实现多通道数据采集模块.以Xilinx公司Artix-7系列FPGA为设计平台,利用其内嵌的XADC硬核,采集转换8路外部模拟电压信号并实现FPGA芯片内部温度、关键电压监控.设计在Viva...     

数据的连续采集

为了存储大量的连续采样数据,可以利用FPGA和SDRAM SO-DIMM(Small Outline Dual Inline Memory Module)构成数据采集系统,关键技术是在FPGA中利用FIFO实现数据缓存.仿真结果证明该方案可以满足本文的设计要求,而且具有一定的通用性和灵活性.     

SDRAM控制器的设计及其应用

介绍了SDRAM存储器的工作原理及控制特点，描述了SDRAM控制器软核的设计方法，阐述了基于VHDL语言的状态机实现SDRAM控制器的关键技术，并给出了该控制器在HIRFL-CSR数据获取控制系统中的应用。     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

基于FPGA的数字温度传感器控制方法

本文介绍了数字温度传感器DS18B20的数据接口和特点,阐述了一种基于现场可编程门阵列(FPGA)控制DS18B20的方法。使用FPGA作为控制器,严格控制DS18B20的时序,在单总线上实现读写功能,完成测量数字温度的功能。将测量的二进制数转换为BCD码,并通过数码管显示。系统设计使用VHDL语言。     

基于FPGA的CELLPACK信号采集系统设计

为实现CELLPACK信号的实时处理,通过对相关采集系统对比分析,设计了基于FPGA的CELLPACK信号采集系统。在该数据采集系统中,以现场可编程逻辑门阵列（FPGA）控制芯片为核心,由12bit的串行ADC对CELLPACK信号进行采样,FPGA实现的系统接收采样信号并实现实时串并转换、滤波及脉冲甄别等信号处理操作,然后将有效数据同时写入异步FIFO和SDRAM供微控制器（MCU）通过异步总线接口进行读取,从而计算出CELLPACK中的血球细胞密度。该系统已成功应用于某血细胞分析仪的产品生产中,能有效地实现信号的采集处理及存储功能。