基于LEON开源软核的 SoC平台构建与测试

针对某导航SoC芯片设计中高安全性、定制算法和高速数学运算处理的需求,讨论LEON微处理器软核方案在开源、配置灵活和运算能力强等方面的优势;分析在FPGA开发平台上固化的LEON核上移植Linux操作系统的实现和调试过程中的特殊点和难点;在该软硬件平台上进行数学运算及导航算法性能测试,为基于LEON开源软核的嵌入式系统的定型、配置和研发提供必要参考.     

基于LEON开源软核的SoC平台构建与测试

针对某导航SoC芯片设计中高安全性、定制算法和高速数学运算处理的需求，讨论LEON微处理器软核方案在开源、配置灵活和运算能力强等方面的优势；分析在FPGA开发平台上固化的LEON核上移植Linux操作系统的实现和调试过程中的特殊点和难点；在该软硬件平台上进行数学运算及导航算法性能测试，为基于LEON开源软核的嵌入式系统的定型、配置和研发提供必要参考。     

基于SoC的小型集成化视频采集处理系统研究

由于传统视频采集和处理系统很难解决小体积、低功耗与高数据带宽和处理速度之间的矛盾,同时针对智能武器装备、工业自动化生产等领域对视频采集与处理系统小型化、集成化发展需求,基于Xilinx公司高性能Zynq-7000系列SoC芯片,搭建了一种小型化、集成化、通用化视频采集处理平台系统。通过充分发挥SoC芯片集成ARM处理器软件可编程和FPGA硬件可编程优势,提出了利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法硬件加速的设计方法,不仅保证了视频采集和处理的实时性,而且实现了视频处理设备小型化、集成化、低功耗设计。对系统软硬件设计和各组成部分原理进行了介绍,并以Sobel边缘检测算子为实例,对系统功能和性能与传统处理方法进行了对比测试,验证了系统的有效性。     

基于三角形MPU结构的动态重构SoC

SoC是嵌入式系统应用开发的高端代表。SoC的研究主要在设计和结构方面展开,其中SoC的重构是一个热点,而动态重构则是新的研究领域。本文提出了一种多MPU核的SoC动态重构的概念-基于三角形MPU结构的动态重构SoC。三角形结构是一种稳定结构,基于三角形的MPU形成监、运、备三个支撑点,构造了SoC动态重构的稳定结构。文中还阐述了一种三角形MPU结构SoC的动态重构方案。     

基于Zynq与Qt的视频采集与图像边缘检测系统

基于云计算技术的传统人工智能存在着高时延与低安全性问题,而这些问题推动着边缘人工智能逐渐走进大众的视野。但边缘人工智能也存在着嵌入式处理器计算能力弱、效率低下等问题。利用Xilinx公司出品的Zynq系列可拓展处理平台进行软硬件协同设计,实现了一套嵌入式视频采集与实时图像边缘检测系统。利用Vivado HLS工具设计并实现了本系统中的硬件图像边缘检测IP核,并使用Qt工具为本系统设计了可视化的操作界面。测试结果表明,本系统中所应用的硬件图像边缘检测方法比纯软件图像边缘检测方法速度上快了6倍,为边缘人工智能所面临的问题提供了可行的解决途径。     

改进非线性结构张量的含噪图像边缘检测

现有的边缘检测方法在含噪图像中的检测性能不佳。针对含噪图像的边缘检测问题,提出了利用引导核改进基于非线性结构张量的含噪图像边缘检测方法。首先,计算含噪图像的张量积。然后,根据图像梯度对张量积进行扩散,图像梯度依赖张量积本身。扩散方程中的扩散矩阵包含张量积,该张量积是通过各向异性的引导核进行空间自适应平均,而不是通过各向同性的高斯核进行平均。最后计算扩散张量积的特征值和特征向量,并基于此检测图像的边缘。将所提方法与基于线性结构张量的边缘检测方法、基于张量梯度扩散的非线性结构张量的边缘检测方法、基于图像梯度扩散的非线性结构张量的边缘检测方法进行比较,实验结果表明,所提方法可以得到更为清晰的边缘,并且检测结果中噪声较少。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

基于IP软核和FPGA的片上系统设计实例

围绕基于IP核和FPGA设计SoC片上系统这一主题,定义处理MORSE码的SoC的功能和MORSE码传输协议;根据定义的MORSE码传输协议,重点分析并设计MORSE码串行异步通信模块;对Core8051-IP核进行扩展、裁剪和修改,完成基于IP核的MORSE码处理的SoC设计。     

用于油画鉴别的自适应MPSoC中NoC仿真平台研究

实时光谱图像技术的应用是数据和通信的密集型算法的综合。因为片上系统(SoC)具有较大的灵活性及良好的性能,并可以直接采用IP核,基于片上网络(NoC)的SoC架构是实现这种实时系统最合适的解决方案。针对不同的应用算法,调整基于SoC的NoC架构是较为复杂的工作,因为设计空间探索和实验需要大量的时间。针对这些问题,提出了一种探索和评估SoC架构性能的仿真平台。该仿真平台基于NoC和参数化的评估模块,在FPGA上对SoC的通信结构进行仿真,并将时间性能和模拟结果进行对比。基于该仿真平台的系统评估主要用来考察用于油画鉴别应用的MPSoC的性能。     

基于异构多核SoC的LT码编码硬件化技术研究

对异构多核SoC进行建模分析,将LT编码在异构多核SoC上的实现问题转化为LT码编码子任务在异构多核SoC上的映射问题,并给出了基于遗传算法的任务映射方法。最后基于XILINX ZYNQ-7000异构多核SoC实现了LT码编码器。实验结果表明,所设计的LT码编码器能够 满足不同的性能和资源需求,增加了硬件平台的实用性和应用系统设计的灵活性。     

AMBA ASB总线系统主设备的设计

IC设计已经进入系统芯片（system on a chip,Soc）时代。片上总线作为SoC集成系统的互连结构,可以解决各个IP功能模块间的相互通信问题。AMBA总线由于其高性能和ARM处理器的广泛应用以及该总线协议的完全开放性,逐渐成为事实上的SoC总线标准。对现有的微处理器IP核按照AMBA ASB片上总线的协议进行改造,使其能够作为主设备方便的集成在SoC系统中,并使用FPGA验证了基于AMBA总线的系统集成的正确性。     

十六位单片机IP研究与FPGA实现

随着集成电路IC的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计方法的关键和基础。本文主要以现在广为使用、功能强大的十六位单片机为模型,介绍可复用IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.     

面向工程的SoC技术及其挑战

系统集成芯片(SoC)是21世纪集成电路的发展方向，它以IP核复用技术、超深亚微米工艺技术和软硬件协同设计技术为支撑，是系统集成和微电子设计领域的一场革命。该文阐述了SoC的设计与验证、IP的开发与复用以及工程化SoC所面临的超深亚微米下的物理综合、软硬件协同设计、低功耗设计、可测性设计和可重用技术等方面的挑战。     

基于卷积神经网络的单图像去雾模型硬件重构加速方法

针对基于卷积神经网络（CNN）的单图像去雾模型在移动/嵌入式端部署难,不易用做实时视频去雾的问题,提出一种基于Zynq片上系统（SoC）的去雾模型硬件重构加速方法。首先,提出量化-反量化算法,对两个代表去雾模型进行量化;其次,基于视频流存储器架构和软硬件协同、流水线等技术以及高级综合（HLS）工具,对量化后的去雾模型硬件重构并生成具有高性能扩展总线接口（AXI4）的硬件IP核。实验结果表明,在保证去雾效果的前提下,可以实现模型参数从float32到int5(5 bit)的量化,从而节省约84.4%的存储空间;所生成硬件IP核的最高像素时钟频率为182 Mpixel/s,能够实现1080P@60 frame/s的视频去雾;单帧640×480的雾图去雾仅需2.4 ms,而片上功耗仅为2.25 W。这种生成带有标准总线接口的硬件IP核也便于跨平台移植和部署,从而可以扩大这类去雾模型的应用范围。     

基于FPGA的实时视频处理平台设计

为了能够实时地采集、处理、显示视频,设计并实现了一种基于双PowerPC硬核架构的实时视频处理平台;用硬件实现视频的预处理算法,并以用户IP核的形式添加到硬件系统中,上层的视频处理软件程序则直接从存储器中调用预处理后的图像数据;重点介绍了在FPGA上构建双PowerPC硬核架构的硬件系统;采用乒乓控制算法缓存一行图像数据;用DMA的方式将图像数据保存在存储器中;以边缘检测作为视频预处理算法的一个实例,在平台上实现,实验结果表明,用本平台实现仅需40ms;本平台能够实时处理视频,具有较高的实用价值。     

Efficient integration of coprocessor in LEON3 processor pipeline for System-on-Chip design

In this paper, we have proposed an efficient method for integrating longer pipeline coprocessors with SPARCv8 compliant processor implementations that requires minimum changes in the existing processor pipeline. The proposed integration method is independent of the length of the coprocessor pipeline. We have used COordinate Rotation DIgital Computer (CORDIC) core as the coprocessor that has been integrated with SPARCv8 based LEON3 processor. Only a subset of the coprocessor instructions defined in the Instruction Set Architecture (ISA) are required in our proposed method. The required synchronisation of data and control signals between the coprocessor and LEON3 pipeline has been presented in detail. The performance of the resulting closely-coupled design is compared with bus-based integration in terms of speed, power and area in the System-on-Chip (SoC) design, and both FPGA and ASIC results are reported. Our proposed integration method shows significant improvements over bus-based method for applications that require consecutive coprocessor operations in terms of CPI metric along with substantial reduction in number of cycles. Similar strategy can be employed for integration with coprocessors having different pipeline lengths.     

AEMB软核处理器的SoC系统验证平台

随着SoC（Systemon Chip,片上系统）技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。