首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 328 毫秒
1.
微处理器的低功耗芯片设计技术   总被引:4,自引:0,他引:4  
随着半导体工艺的飞速发展和芯片工作频率的提高,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素.本文介绍了低功耗微处理器的研究现状,讨论了几种常用的微处理器低功耗设计技术.最后,对今后低功耗微处理器设计的研究方向进行了展望.  相似文献   

2.
在面向多媒体运算的高性能、低功耗DSP芯片MD32设计中,支持SIMD指令的分裂式、低功耗ALU设计是实现其没计目标的重要环节。该文提出了利用基于资源共享的设计思想,以超前进位加法器(Catry Look-ahead Adder)为核心构造数据处理单元,完成算术以及逻辑运算,减少了ALU模块的面积,同时均衡了不同数据通路长度,并且采用先进行数据选择,而后进行数据处理的设计原则,降低不使用模块的活动度,减少了功耗。根据Design Power分析其综合后门级实现结果,芯片面积可减少8%,功耗可减少51%。  相似文献   

3.
低功耗动态可配置Cache设计   总被引:1,自引:1,他引:0  
在现代的微处理器设计中,Cache(高速缓冲存储器)在决定整个微处理器的性能方面起着关键性的作用。同时,作为微处理器的关键部件,它消耗的功耗是微处理器的主要功耗之一。尤其是在嵌入式领域,研究表明Cache所消耗的能量可以占到整个微处理器的50%。因此,降低Cache的功耗可以有效地降低处理器的整体功耗。以"龙腾R2"微处理器为研究对象,以低功耗为出发点,介绍了一种动态可配置Cache的设计方法。实验表明,该低功耗可配置Cache有效的地降低了微处理器的整体功耗,且提高了性能。  相似文献   

4.
彭元喜  邹佳骏 《计算机应用》2010,30(7):1978-1982
X型DSP是我们自主研发的一款低功耗高性能DSP。对X型DSP的CPU体系结构进行了深入研究,在详细分析X型DSP的ALU部件和移位器部件相关指令基础上,对ALU与移位器部件进行了设计与实现。采用Design Compiler综合工具,基于SMIC公司0.13um CMOS工艺库对ALU移位部件进行了逻辑综合,电路功耗共为4.2821mW,电路面积为71042.9804m2,工作频率达到250MHz。  相似文献   

5.
一种低功耗无线传感器节点设计   总被引:2,自引:0,他引:2  
介绍了一种基于STM8L152的低功耗无线传感器节点,阐述了节点微处理器、无线收发模块、和电源等硬件的低功耗设计,并对从软件上进行了低功耗设计,符合了构建无线传感器网络成本低、功耗低、体积小等需求。  相似文献   

6.
多核、多线程处理器的低功耗设计技术研究   总被引:1,自引:0,他引:1  
张骏  樊晓桠  刘松鹤 《计算机科学》2007,34(10):301-305
随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度对系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SMT体系结构的功耗需求和特性,讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构,着重从系统级、结构级和电路级等不同抽象层次对典型的功耗优化技术做了讨论。最后,展望了未来微处理器低功耗设计技术的发展趋势。  相似文献   

7.
TLB(Translation Look-Asidc Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的详细分析和仿真可知,在页面非连续访问时,页面间隔统计参数能够很好地指导TLB的低功耗设计。从这一角度出发,提出了低功耗的TLB设计方法。实验结果显示,改进后的TLB片上功耗明显降低。  相似文献   

8.
在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。  相似文献   

9.
本文介绍一种与MSP430兼容的16位低功耗微处理器的设计,面向医疗助听器应用提出一种新型结构,采用Verilog语言设计,通过FPGA实现硬件功能验证,并使用Synopsys公司的EDA工具进行仿真、综合、功耗分析和版图实现。内核单周期指令的功耗在100pJ左右。  相似文献   

10.
兼容MCS-51指令的微处理器具有功能强大,功耗低,兼容性高等许多优点,在各个领域有着很广泛的应用。以此类微处理器的功能为基础,对其使用模式,工作原理和结构特点进行了说明,介绍了这类微处理器的部分电路逻辑设计思路及方法,对低功耗设计方面进行了分析。  相似文献   

11.
卫星上由于特殊条件的限制,计算机处理速度满足不了对信号处理的需要,而且不能在有限的硬件规模和功耗的情况下灵活地实现各种计算处理功能。提出了一种基于嵌入式微处理器配合大规模现场可编程门阵列(FPGA)的动态可重配置结构的星上实时计算系统的体系结构设计,可在一块FPGA资源上通过动态重配置实现不同的信号处理功能。实际应用证明,处理速度和性能得到了大幅度提高。  相似文献   

12.
一种低功耗八位MCU的设计与实现   总被引:3,自引:0,他引:3  
介绍了一个低功耗八位微控制器的结构设计,选择了适当的微控制器的体系结构和指令流水线,简化了电路结构,大大减少了执行每条指令所需要的时钟数。另外,通过对算术逻辑单元进行优化设计,节省了系统的资源,减小了电路的寄生电容,从而达到了降低功耗的设计目标。  相似文献   

13.
随着无线传感器网络的发展,它在油气勘探,环境监测等领域得到了广泛的运用.在主控端采用基于XScale架构的微处理器PXA255,以其低功耗、高性价比的优点,现在在智能设备的运用领域随处可见.通过分析无线传感器网络的组成原理,对传感器节点的基本组成、无线传感器网络传输控制协议、通过PXA255处理器控制触摸屏和存储卡的功能实现进行了论述.  相似文献   

14.
文章介绍了采用可重构体系结构的TR600语音编解码器中的ALU设计。重点讨论了ALU的资源部件、数据通路、指令及在设计中的平衡规则。该ALU采用VHDL语言描述,经过仿真、综合和FPGA验证后,完全符合设计要求。  相似文献   

15.
Shylashree  N.  Venkatesh  B.  Saurab  T. M.  Srinivasan  Tarun  Nath  Vijay 《Microsystem Technologies》2019,25(6):2349-2359

All modern computational devices consist of ALU. With increase in complexity of software and the consistent shift of software towards parallelism, high speed processors with hardware support for time consuming operations such as multiplication would benefit. Smaller, compact devices such as IoT devices need to run software such as security software and be able to offload computation cost from the cloud. In this paper, a high speed 8-bit ALU using 18 nm FinFET technology is proposed. The arithmetic and logical unit consists of fast compute units such as Kogge Stone fast adder and Dadda multiplier along with basic logic gates. In this paper, an ALU with each compute unit optimized for speed is proposed, while responsibly consuming area. Dadda multiplier is of 8 × 8 architecture as opposed to conventional approach of 4 × 4 making it a true 8-bit ALU. Simulation and analysis is done using Cadence Virtuoso in Analog Design Environment. The transistor count of proposed design is 5298, the power consumption is 219 µW and maximum delay is 166.8 ps. The design is also expected to consume a maximum of one clock cycle for any computation.

  相似文献   

16.
路放  安虹  梁博  任建 《计算机科学》2006,33(1):158-163
同时多线程(SMT)技术是目前微处理器体系结构的研究热点之一。为了支持对SMT技术和基于SMT核的单芯片多处理器(CMP)体系结构技术的深入研究,我们在广泛使用的超标体系结构模拟器Simple Sealar的基础上,通过对SMT结构的关键特性进行适当的抽象,开发了一个SMT体系结构模拟器OpenSMT。本文介绍了谊模拟器主要的设计思想和实现方法,包括多个线程上下文结构的表示、超标量流水线各个阶段的模拟,以及模拟器设计和实现时需要解决的几个关键问题等。初步的应用研究表明,与现有可免费获得的研究用SMT模拟器相比,该模拟器能够较好地平衡模拟性能、灵活性和精度三个基本设计目标,实现了执行驱动、易于扩展指令集结构、良好的用户接口、灵活的软件结构、适宜评估更广泛的SMT体系结构设计空间等设计要求。  相似文献   

17.
分析了Altera公司嵌入式Nios微处理器的基本特点,介绍了基于Altera Nios平台的鱼雷电源组件自动检测系统的设计与实现,详细地讨论了片上系统各个组成部分的工作原理,作为一个新型的测量系统,它具有灵活、稳定、易维护、高效率、轻便等优点.  相似文献   

18.
张杰 《微计算机信息》2006,22(35):155-157
从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号