共查询到19条相似文献,搜索用时 62 毫秒
1.
提出了一种精确求解隧穿电流的模型。通过自洽求解一维薛定谔方程和泊松方程,得到NMOS器件的半导体表面电势分布、反型层二维电子气的量子化能级以及对应的载流子浓度分布。为计算隧穿电流,采用了多步势垒逼近方法计算栅氧化物势垒层的隧穿几率,从而避免了WKB方法在突变边界处波函数不连续带来的缺陷。通过考虑(100)Si衬底的导带多能谷效应和栅极多晶硅耗尽效应,讨论了不同栅氧化层厚度下隧穿电流与栅压的依赖关系。模拟结果与实验数据吻合。 相似文献
2.
采用自洽解方法求解一维薛定谔方程和二维泊松方程,得到电子的量子化能级和相应的浓度分布,利用MWKB方法计算电子隧穿几率,从而得到不同栅偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,隧穿电流在沟道的分布趋于一致,且逼近一维模拟结果。 相似文献
3.
超薄栅氧化层中的软击穿的击穿机理和击穿模型 总被引:1,自引:0,他引:1
软击穿是与氧化层质量密切相关的一种新的击穿形式。当氧化层厚度小于5nm时,软击穿效应显著,是超薄栅氧化层的主要失效机理。通过对国外软击穿研究状况的分析,对超薄栅氧化层中软击穿的失效模型和机理进行了综述。 相似文献
4.
5.
6.
理论分析了MOSFET关态泄漏电流产生的物理机制,深入研究了栅氧化层厚度为1.4nm MOSFET传统关态下边缘直接隧穿栅泄漏现象.结果表明:边缘直接隧穿电流服从指数变化规律;传统关态下边缘直接隧穿对长沟道器件的影响大于短沟道器件;衬底反偏在一定程度上减小边缘直接隧穿泄漏电流. 相似文献
7.
8.
9.
10.
11.
Amit Chaudhry 《微纳电子技术》2011,48(6):357-364
研发了一种通过MOSFET的超薄栅氧化物分析直接隧穿电流密度的模型。采用Wentzel-Kramers-Brilliouin(WKB)近似计算了隧穿概率,利用清晰的表面势方程改进模型的准确性。在研究模型中考虑了Si衬底中反型层的量子化和多晶硅栅耗尽,还研究了多晶硅掺杂对栅氧化层隧穿电流的影响。仿真结果表明,栅氧化层隧穿电流随多晶硅栅掺杂浓度的增加而增加。该结论与已报道的结果相吻合,从而证明了该模型的正确性。 相似文献
12.
13.
利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。 相似文献
14.
对纳米MOSFET关断态的栅电流、漏电流和衬底电流进行了模拟,指出边缘直接隧穿电流(IEDT)远远大于传统的栅诱导泄漏电流(IGIDL)、亚阈区泄漏电流(ISUB)及带间隧穿电流(IBTBT)。对50 nm和90 nm MOSFET器件的Id-Vg特性进行了比较,发现在高Vdd下,关态泄漏电流(Ioff)随IEDT的增加而不断增大,并且器件尺寸越小,Ioff越大。高k栅介质能够减小IEDT,进而减小了Ioff,其中HfSiON、HfLaO可以使边缘隧穿电流减小2~5个数量级且边缘诱导的势垒降低(FIBL)效应很小。但当栅介质的k>25以后,由于FIBL效应,关态泄漏电流反而增大。 相似文献
15.
对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。 相似文献
16.
17.
提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。 相似文献
18.
宽禁带SiC材料被认为是高性能电力电子器件的理想材料,比较了Si和SiC材料的电力电子器件在击穿电场强度、稳定性和开关速度等方面的区别,着重分析了以SiC器件为功率开关的电力电子装置对电力系统中柔性交流输电系统(FACTS)、高压直流输电(HVDC)装置、新能源技术和微电网技术领域的影响。分析表明,SiC电力电子器件具有耐高压、耐高温、开关频率高、损耗小、动态性能优良等特点,在较高电压等级(高于3 kV)或对电力电子装置性能有更高要求的场合,具有良好的应用前景。 相似文献