网络并行FDTD方法分析电大目标电磁散射

本文应用基于消息传递(Message Passing)模式的网络并行计算系统来实现并行FDTD方法.通过区域分割技术将FDTD计算区域分割成多个子域进行分别计算,各个子区域在边界处与其相邻的子区域进行切向场值的数据交换以使整个迭代进行下去,从而实现FDTD并行计算.我们采用PVM并行平台来实现并行FDTD算法.计算结果表明了本方法的正确性和有效性.     

基于MPI实现粗糙地面电磁散射并行FDTD计算

提出了在由微机互连构成的机群(COW)并行计算系统上应用信息传递的方式实现粗糙地面散射并行FDTD算法.综合考虑了区域分割和负载平衡因素,并详细分析了子区域在普通网格和吸收边界处与相邻子区域的场值的数据传递,提高了二维粗糙地面FDTD并行计算效率.解决了在计算电大尺寸粗糙地面散射时产生的内存不足和计算耗时长等瓶颈问题.理论分析和数值计算结果验证了该算法的正确性;当计算电大尺寸的粗糙地面散射时,并行效率提升明显,即当参与计算的处理器数量达到6个时,并行效率仍然可以保持在90%以上.     

三维电磁散射的网络并行FDTD计算和加速比分析

应用计算机局域网,采用基于消息传递PVM平台和区域分解技术,实现了三维电磁散射的并行FDTD计算.给出了在FDTD两个相邻子区域交界面上所需要传递数据量的估算和分析.在一个实际的计算机局域网环境下,测试了网络并行FDTD计算三维机翼目标散射时的并行加速比和并行效率.实际上,并行加速比和效率不仅与局域网的硬件性能有关,而且与子区域的划分和PVM通信原语的使用等软件设计有关.最后,讨论并行计算中的附加通信量、网络通信性能和负载平衡对FDTD并行计算的影响.     

基于GPU 的二维FDTD 并行计算

由于稳定性条件的要求和采用Yee 元胞体离散的方式求解Maxwell 方程,用FDTD 计算目标电磁散射时需要 消耗大量的计算资源,计算往往需要较长时间。采用并行技术是提高计算效率的有效途径,本文基于计算统一架构 CUDA 模型,给出了利用图形处理器（GPU）实现二维FDTD 并行计算的实现方法。给出了二维Mur 边界和PEC 边界 的数值算例,计算结果表明,采用GPU 计算大大的提高了计算效率。     

并行FDTD方法在海面及其上方漂浮目标复合电磁散射中的应用

利用基于图形处理器(Graphics Processing Unit, GPU)的并行时域有限差分(Finite Difference Time Domain, FDTD)法计算一维粗糙海面及其上方二维漂浮目标的复合电磁散射.采用各向异性完全匹配层(Uniaxial Perfectly Matched Layer, UPML)吸收边界作为截断边界, 为了便于并行程序的设计, 在整个计算区域使用UPML吸收边界差分公式进行迭代.利用异步通信技术来隐藏主机和设备之间的通信时间, 同时使用片上的共享存储器提高读取速度, 进一步对程序进行优化, 得到很好的加速比, 证明了该方法的计算高效性.通过与串行FDTD法以及串行矩量法获得的数值结果进行比较, 验证了该并行方法的正确性, 进而研究了海面上方类似舰船漂浮目标的电磁散射特性, 讨论了入射角、海面风速以及目标吃水深度对双站散射系数的影响.     

基于GPU的并行FDTD方法在二维粗糙面散射中的应用

利用显卡(Graphics Processing Unit, GPU)加速时域有限差分(Finite-Difference Time Domain, FDTD)法计算二维粗糙面的双站散射系数, 介绍了FDTD的理论公式以及计算模型.采用各向异性完全匹配层(Uniaxial Perfectly Matched Layer, UPML)截断FDTD计算区域.重点讨论了基于GPU的并行FDTD计算粗糙面双站散射系数的并行设计方案计算流程.在NVIDIA GeForce GTX 570显卡上获得了50.7×的加速比.结果表明:通过对FDTD计算粗糙面散射问题的加速, 极大地提高了计算效率.     

基于OpenMP的电磁场FDTD多核并行程序设计

探讨了基于OpenMP的电磁场FDTD多核并行程序设计的方法,以期实现该方法在更复杂的算法中应用具有更理想的性能提升。针对一个一维电磁场FDTD算法问题,对其计算方法与过程做了简单描述。在Fortran语言环境中,采用OpenMP＋~粒度并行的方式实现了并行化,即只对循环部分进行并行计算,并将该并行方法在一个三维瞬态场电偶极子辐射FDTD程序中进行了验证。该并行算法取得了较其他并行FDTD算法更快的加速比和更高的效率。结果表明基于OpenMP的电磁场FDTD并行算法具有非常好的加速比和效率。     

求解三维电磁问题的自适应区域分解FDTD方法

将三维电磁场问题的求解区域分解为若干独立的子区域,在各个子区域之间通过连接边界条件,进行自适应检测,当检测到波传播至检测边界上时,相应子区域被激活,并进行传统的FDTD迭代计算,否则该子区域置于休眠状态不参与场值迭代,从而减少计算时间.对三维微带互连结构的信号完整性仿真结果验证了这种采用边界检测的自适应区域分解时域有限差分(ADD-FDTD)方法在节省计算时间和解决复杂问题方面的有效性.     

一种节省内存的降维时域有限差分法及其在散射计算中的应用

介绍一种节省内存的降维时域有限差分方法(R-FDTD)．该方法理论上可节省约33％的场分量存贮量。本文首次把R-FDTD用于散射计算，提出了一种更为简单直观的新的导体处理方法，并阐明R—FDTD中连接边界、吸收边界和近一远场变换的实现方法。以TE波入射时二维柱体散射为例的计算结果表明，R—FDTD在节省约33％内存的基础上，计算精度与标准FDTD相当。     

FDTD并行算法实现及其数据通信优化

应用计算机局域网,采用基于消息传递（MPI）方式和区域分割技术,实现了FDTD的并行计算。以无限长线电流源在自由空间辐射为算例,对并行FDTD算法进行了验证。结果表明并行算法和串行算法计算结果一致,并有效提高了计算效率。最后通过减少通信数据量、优化数据交换方式及通信和计算重叠的方法,使并行算法的数据通信得到优化,并行计算效率明显提高。     

大规模双语句对自动获取技术

从互联网上挖掘大量双语平行句对,可以快速有效地构建大规模双语资源,服务于统计机器翻译。从挖掘对象的不同,将网络数据源分成对照网页和平行网页两类,提出一种抽取双语句对的方法。首先,从上述两类网页中分别抽取平行文本段,对照网页文本段抽取的主要方法为页面过滤和模板匹配,而平行网页依赖于网页结构的相似,采用对应节点匹配方法;其次,采用Gale-Church算法进行句对齐,得到平行句对;最后统一进行后处理。实验结果表明,从对照网页获取平行句对的准确率达到93.3%,平行网页为93.5%。     

基于光学数字计算空间振幅编码图形法的光学并行阵列逻辑

本文给出了执行光学并行阵列逻辑的一种新的空间振幅编码图形法的原理和特性。为了设计高速并行复合运算,本文还给出了系统的算法,并澄清了AND和OR阵列门的物理意义。也给出了在8f相干光学处理系统中执行的16种复合逻辑运算的结果。     

并联均流技术在高频开关电源中的应用研究

随着分布式电源系统的发展。开关电源并联技术的重要性日益增加。研制大功率、高性能的开关电源是人们不断努力和追求的目标。文章介绍了电源模块并联供电的优势，并论述了几种并联均流电路的工作过程及优缺点，还探讨了UC3907在开关电源并联均流系统中的应用。     

帧同步扰码器的并行化技术

在同步数字系列（ＳＤＨ）的集成系统中，需要用到并行扰码技术。本文提出了一种扩展矩阵的方法，使传统的矩阵法可以用来实现任意路数的并行扰码器。本文还提出了一种新的实现并行扰码的方法──延时因子法。由此实现的ＳＤＨ８路并行扰码器已被用于专用集成电路中。     

基于贝叶斯网络的串行译码方法

多维并行级联码的译码普遍采用并行译码方法。给出了一种新颖的译码方法－串行译码方法。串行译码方法不仅计算简单,而且所达到的性能与并行译码方法相近。采用人工智能中的贝叶斯网络概率传播算法对串行译码方法的合理性给出了证明。     

一种高速并行采样实时校正方法研究

并行交替采样带来的非均匀误差严重影响采集性能.本文建立了并行交替采集系统的数学模型,实现了一种幅度非均匀误差校正的归一化算法,在误差校正系统中引入可程控参考校正源,再利用查表法同时校正系统的偏置和增益失配误差,然后对时间非均匀性参数进行估计,并通过高精度可编程时钟延时网络对其修正.实验结果表明,该校正方法实时性好,降低了硬件设计难度和成本,提高了系统性能.     

An object oriented model scheduling for media-SoC

This paper proposes an object oriented model scheduling for parallel computing in media MultiProcessors System on Chip (MPSoC). Firstly, the Coarse Grain Data Flow Graph (CGDFG) parallel programming model is used in this approach. Secondly, this approach has the feature of unified abstraction for software objects implementing in processor and hardware objects implementing in ASICs, easy for mapping CGDFG programming on MPSoC. This approach cuts down the kernel overhead and reduces the code size effectively. The principle of the oriented object model, the method of scheduling, and how to map a parallel programming through CGDFG to the MPSoC are analyzed in this approach. This approach also compares the code size and execution cycles with conventional control flow scheduling, and presents respective management overhead for one application in media-SoC.     

高码率LDPC码译码器的优化设计与实现

本文以CCSDS推荐的7/8码率LDPC码为例,提出了一种适于高码率LDPC码译码器的硬件结构优化方法。高码率的LDPC码通常也伴随着行重与列重的比例较高的问题。本方法是在拆分校验矩阵的基础上,优化常用的部分并行译码结构,降低了高码率LDPC码译码时存在的校验节点运算单元(CNU)与变量节点运算单元(VNU)之间的复杂度不平衡,并由此提高了译码器的时钟性能。实验证明,本文方案提供的结构与常用的部分并行译码结构相比,节省硬件资源为41％;采用与本文方案相同的硬件资源而未经矩阵拆分的部分并行译码方案的码速率为本文方案的75％。     

FDTD算法的网络并行运算实现

本文提出了FDTD方法在微机互连构成的机群(COW)并行计算系统上以消息传递方式执行的一种实现方案.组成了验证性的机群并行计算系统,以一维和三维典型算例验证了算法的可行性、正确性和高效性,为运用FDTD方法进行电大尺寸复杂电磁问题数值模拟计算提供了一条有效的途径,也为深入进行这方面研究奠定了基础.     

A parallel FDTD algorithm using the MPI library

In this paper, we describe the essential elements of a parallel algorithm for the FDTD method using the MPI (message passing interface) library. To simplify and accelerate the algorithm, an MPI Cartesian 2D topology is used. The inter-process communications are optimized by the use of derived data types. A general approach is also explained for parallelizing the auxiliary tools, such as far-field computation, thin-wire treatment, etc. For PMLs, we have used a new method that makes it unnecessary to split the field components. This considerably simplifies the computer programming, and is compatible with the parallel algorithm