面向PKCS的大数模运算算法的测试与分析

本文比较分析了两种面向ＰＫＣＳ的快速模运算算法－单表制算法和双表制算法，给出了这两种算法的时空复杂性，鉴于实用考虑，本项研究着重对两个算法进行了对比测试。结果表明，双表制算法较单表制算法提高效率３０％～５０％，同时双表制算法以递推方式建立预计算表提高了预计算效率１８０％～４９０％，为公钥动态管理提供便利，此外，本文以大数运算在ＲＳＡ中的应用为例，比较了分析出采用双表制算法加／解密模运算过程较单表制     

大数模幂乘运算的VLSI实现

信息加密,数字答乐,身份证等等是信息安全领域的重要内容,只有公钥密友体制才能很好地解决这些问题,大数模幂乘运算是许多公钥密友体制的核心运算,也是运算效率提高的瓶颈。基于Ｍｏｎｔｇｏｍｅｒｙ模乘变换,构造了一种新型的脉动阵列架构模乘运算器。结合简单二进制幂运算算法,采用０．８μｍ ＣＭＯＳ工艺,成功地设计并制造了２５６ｂｉｔ模幂乘运算器ＴＨＭ２５６,电路规模为１８６７７门,芯片面积为１７．６３ｍｍ６     

大数模乘硬件设计与FPGA高速实现

在公钥密码体制中,都涉及到大数模乘运算,其实现效率将直接影响整个系统的响应速度。将大数模乘运算用专用集成电路快速而又低成本地实现,将有助于电子商务的快速推广。该文针对应用很广的RSA公钥密码算法,提出了一种高基(2H进制)的大数模乘硬件实现方法。这种设计方法通过合理增加部分硬件开销,动态构造并行加法并配用初始化存储数据表提高模乘运算的时空效率。作者已成功地在Altera公司的Stratix-epls10f780c6芯片上实现512比特大数乘法运算,仅需437.5ns,是目前公开文献上FPGA实现速度的10倍左右。     

模为合数时多值模代数的模减与模除运算

本文提出并分析了模为合数时多值逻辑中模加与模乘运算的逆运算－模减与模除运算。它的引入使模减，模除运算的基数（模）的取值域从素数扩展到合数，从而完善了对模代数中的模减、模除运算的研究。     

一种面向多核处理器高效并行的Montgomery加密算法

经典 Montgomery 阶梯算法是提高椭圆曲线加密运算效率的有效方法之一。首先利用循环展开技术,提出了一种改进的 Montgomery 阶梯算法。然后根据 Montgomery 椭圆曲线加密算法的特点,在其读入数据环节采取数据并行方式进行处理;在其模幂运算环节采取任务并行方式进行处理。仿真实验结果表明,采用数据并行和任务并行2种方式,可有效提升椭圆曲线加密运算的效率。     

一种适用于多种公钥密码算法的模运算处理器

文章设计了一种能够实现多种公钥密码算法（如RSA、ECC、DSA等）的协处理器。通过分析几种常用的公钥密码算法，归纳了一组最常用的基本模运算指令。基于基本指令，设计优化了处理器硬件结构。用微代码循环调用执行这些基本指令，实现其他各种模运算指令。基于这些模运算指令，处理器可实现多种公钥密码算法的运算。该处理器支持从106位到2048位多种长度的模运算。采用流水线结构设计，处理速度较快。处理器占用芯片面积小，核心电路等效门数约为26000门，适用于智能卡等对芯片面积有严格限制的应用。     

Montgomery算法的研究与实现

分析了Montgomery算法，指出用改进的预计算Montgomery算法实现模幂运算的过程，分析并比较了两种实现模采和模幂乘算法。并分别用C^ 和Modeleim进行仿真，得出仿真测试结果。     

多值模代数中的减法与除法运算及其应用

本文提出并讨论了模加与模乘运算的逆运算－模减与模除运算。它们的引入使模代数的取值域扩展到负数与分数，并以此建立相应的对称模代数与分数模代数系统。通过五值逻辑中函数表示的讨论，证明该二种新运算对建立一个功能完整的模代数系统是必要的。     

在应用中国剩余定理的RSA系统中的出错攻击与防范

RSA算法的最大缺点是计算量大,费时,从而降低了RSA的运行效率。而在模幂运算中运用中国剩余定理能有效地改进模幂运算的速度。但在出错的情况下RSA算法就会出现被攻击的可能。针对这种攻击就有人提出了一些对抗的措施。本文在前人的基础上对这种攻击的防范作了近一步的改进。     

面向PKCS的两种大数模运算算法的测试与分析

比较分析了两种面向ＰＫＣＳ的快速模运算算法－单表制算法和双表制算法，给出了这两种算法的时空复杂性。着重对这两个算法进行了对比测试。结果表明：双表制算法较单表制算法提高效率３０％￣５０％，同时双表制算法以递推方式建立预计算表提高了预计算效率１８０％￣４９０％，为公钥动态管理提供便利；以大数运算在ＲＳＡ中的应用为例，比较分析出采用双表制算法的加／解密模运算过程较单表制算法的过程提高效率２０％￣５０％。     

Efficient algorithm and systolic architecture for modular division

A new efficient modular division algorithm suitable for systolic implementation and its systolic architecture is proposed in this article. With a new exit condition of while loop and a new updating method of a control variable, the new algorithm reduces the average of iteration numbers by more than 14.3% compared to the algorithm proposed by Chen, Bai and Chen. Based on the new algorithm, we design a fast systolic architecture with an optimised core computing cell. Compared to the architecture proposed by Chen, Bai and Chen, our systolic architecture has reduced the critical path delay by about 18% and the total computational time for one modular division by almost 30%, with the cost of about 1% more cells. Moreover, by the addition of a flag signal and three logic gates, the proposed systolic architecture can also perform Montgomery modular multiplication and a fast unified modular divider/multiplier is realised.     

n维超立方体模映射安全隐写算法

针对目前基于模函数的隐写研究现状,提出n维超立方体模映射隐写算法.根据模运算性质定义一个n维模函数,将n个像素值映射到一位aⁿ进制数值,从而可以实现将一位aⁿ进制信息隐藏到n个像素中.选择不同的参数a可以得到不同的嵌入率和载密图像视觉质量,选择较大的参数n且a为偶数时可以得到更好的载密图像视觉质量.理论分析和实验结果表明,本文算法与众多隐写算法相比,不仅具备这些算法的功能,而且具有更好的载密图像视觉质量、安全性和更强的实用性.     

基于有符号数字系统的Montgomery模逆算法及其硬件实现

 在椭圆曲线密码中,模逆运算是有限域运算中最复杂、最耗时且硬件实现难度最大的运算.本文在Kaliski算法的基础上,提出了基于有符号数字系统的Montgomery模逆算法,它支持素数域和二进制域上任意多精度参数的求模逆运算.据此算法,设计了相应的硬件结构方案,并给出了面积复杂度和时间复杂度分析.仿真结果表明,相比于其它模逆算法硬件设计方案,本文提出的基于有符号数字系统的Montgomery模逆算法在运算速度、电路面积、灵活性等方面具有显著的优越性.     

A Systolic, High Speed Architecture for an RSA Cryptosystem

An architecture based on the RSA public key cryptography algorithm is presented. The circuit includes two components, one for modular squaring and one for modular multiplication. Each component is based on the Montgomery algorithm and implements the modular operations using two modified serial-parallel multipliers. A full modular exponentiation is completed every n(n + 3) clock cycles. All circuits are systolic, operate with 100% efficiency and their maximum combinational delay is equal to one gated Full-Adder. Thus, high-speed performance is achieved while the low cell hardware complexity enables an efficient VLSI implementation.     

A scalable hybrid modular multiplication algorithm

Based on the analysis of several familiar large integer modular multiplication algorithms, this paper proposes a new Scalable Hybrid modular multiplication （SHyb） algorithm which has scalable operands, and presents an RSA algorithm model with scalable key size. Theoretical analysis shows that SHyb algorithm requires m^2n/2 ＋ 2m iterations to complete an mn-bit modular multiplication with the application of an n-bit modular addition hardware circuit. The number of the required iterations can be reduced to a half of that of the scalable Montgomery algorithm. Consequently, the application scope of the RSA cryptosystem is expanded and its operation speed is enhanced based on SHyb algorithm.     

一种大数模幂的硬件实现设计

提出了一种实现大数模幂的硬件设计方法。其中的大数模乘部分基于基2的Montgomery改进算法，采用模乘心动阵列结构，提出了一种双边沿触发串行计算的新结构，节约了面积，同时可以达到较高的时钟频率。模幂部分基于M-ary算法，减少了所需模乘运算的次数。并比较了这种实现方法与常见的L-R二进制幂算法的实现方式速度上的改进。     

Design and implementation of dual-field modular inversion algorithm

Modular inverse arithmetic plays an important role in elliptic curve cryptography. Based on the analysis of Montgomery modular inversion algorithm, this paper presents a new dual-field modular inversion algorithm, and a novel scalable and unified architecture for Montgomery inverse hardware in finite fields GF(p) and GF(2 ⁿ ) is proposed. Furthermore, this architecture based on the new modular inversion algorithm has been verified by modeling it in Verilog-HDL, and accomplished it under 0.18 μm CMOS technology. The result indicates that our work has better performance and flexibility than other works.     

基于比特重组快速模约简的高面积效率椭圆曲线标量乘法器设计

针对现有椭圆曲线密码标量乘法器难以兼顾灵活性和面积效率的问题,该文设计了一种基于比特重组快速模约简的高面积效率标量乘法器。首先,根据椭圆曲线标量乘的运算特点,设计了一种可实现乘法和模逆两种运算的硬件复用运算单元以提高硬件资源使用率,并采用Karatsuba-Ofman算法提高计算性能。其次,设计了基于比特重组的快速模约简算法,并实现了支持secp256k1, secp256r1和SCA-256(SM2标准推荐曲线)快速模约简计算的硬件架构。最后,对点加和倍点的模运算操作调度进行了优化,提高乘法与快速模约简的利用率,降低了标量乘计算所需的周期数量。所设计的标量乘法器在55 nm CMOS工艺下需要275 k个等效门,标量乘运算速度为48309次/s,面积时间积达到5.7。     

高性能Ed25519算法硬件架构设计与实现

针对签名验签速度难以满足特定应用领域需求的问题,该文设计了一种高性能Ed25519算法的硬件实现架构.采用宽度为2 bit的窗口法实现标量乘运算,减少了标量乘所需的总周期数;通过优化点加倍点操作步骤,提高了乘法器的硬件使用率;使用低计算复杂度的快速模约简实现模乘,提高了整体运算速度.为了使模L运算可复用标量乘中的快速模...