共查询到20条相似文献,搜索用时 9 毫秒
1.
2.
3.
4.
5.
MikeGao KirkKamberg ShriRamaswami 《中国集成电路》2003,(49):72-76
LDMOS功率管工作在线性区时,RDSon取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准LDMOS功率管漂移区的一端与栅极没有自对准关系,因此一些工艺偏差(诸如光刻CD、重叠、刻蚀CD等)均可影响器件的沟道长度。Motoro1a公司在SMOS7LV^TM工艺开发过程中,曾发现非自对准LDMOS功率管RDSon离散比规范值大8%(1σ)。有关RDSon的离散的分析表明,主要是因重叠性不良而引起。优化对准方案之后,RDSon离散可由原先的-12%降至<3%。 相似文献
6.
Silicide-block-film effects on drain-extended MOS (DEMOS) transistors were comparatively investigated, by means of different film stack stoichiometric SiO2 and silicon-rich oxide (SRO). The electrical properties of the as-deposited films were evaluated by extracting source/drain series resistance. It was found that the block film plays a role like a field plate, which has significant influence on the electric field beneath. Similar to hot-carrier- injection (HCI) induced degradation for devices, the block film initially charged in fabrication process also strongly affects the device characteristics and limits the safe operating area. 相似文献
7.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:2,自引:3,他引:2
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献
8.
提出了一种新型的Schottky体接触结构 ,能够有效抑制部分耗尽SOInMOSFET的浮体效应 .这种结构可以通过在源区形成一个浅的n+ p结和二次侧墙 ,然后生长厚的硅化物以穿透这个浅结的方法来实现 .模拟结果表明这种结构能够成功抑制SOInMOSFET中存在的反常亚阈值斜率和kink效应 ,漏端击穿电压也有显著提高 .这种抑制浮体效应的方法不增加器件面积 ,而且与体硅MOSFET工艺完全兼容 . 相似文献
9.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:1,自引:0,他引:1
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献
10.
新型功率MOS器件的结构与性能特点 总被引:2,自引:0,他引:2
电力电子器件的结构决定其性能,而器件的性能又决定电路的性能。根据此原理,分析比较了近十年来10种实用的具有新结构的功率MOS器件的结构与性能特点。 相似文献
11.
12.
提出了一种用于亚微米尺寸以下MOSFET器件的自对准源漏接触技术。这种新型的集成方法改变了传统的工艺步骤,即光刻接触孔,然后向里填充导电材料。在形成栅极、绝缘介质侧墙以及自对准金属硅化物以后,通过沉积金属膜层,并各向异性刻蚀以在绝缘介质侧墙两旁形成一对金属的侧墙结构。这个侧墙连接底部的源漏区和上部的互联区,作为底层的金属接触引出。这个方法不仅减小了刻蚀接触孔的难度,且采用自对准的方法形成金属接触也减小了源漏接触的距离,提高了集成度。这项工艺集成技术尝试应用于0.5μm栅长MOSFET器件结构中,并仿真得到了良好的电学性能。 相似文献
13.
14.
由于导电沟道-源/漏电极界面处可能发生的载流子带间隧穿,传统类MOS碳纳米管场效应管呈现出双极性传输特性,极大影响器件性能。为减小MOS碳纳米管场效应管的双极性传输特性,本文提出了一种基于静电掺杂策略的器件设计方法,并考虑了特种源漏电极接触情况。基于非平衡格林函数的研究结果表明,通过合理选取调节电压,即使源漏电极为肖特基接触,该策略不仅能减小器件的双极性传输特性,而且能有效提高其亚阈值性能。这对降低系统功耗、提高系统频率十分有利。进一步研究表明,该策略所获得的器件性能提高与调节电压的选取密切相关,因此在实际应用中应合理选取调节电压值以获得频率、静态功耗、动态功耗间的最佳折中。 相似文献
15.
16.
用于自对准提升硅化物结构的Co/Si/Ti/Si及Co/Si/…Ti/Si多层薄膜固相反应研究 总被引:1,自引:1,他引:0
为了减小硅化物形成过程中消耗的衬底硅,提出添加非晶Si的新方法,并探索了Co/Si/Ti/Si及Co/Si(×7)/Ti/Si多层薄膜固相反应的两种途径.实验采用四探针、XRD、RBS等多种方法对固相反应过程进行了研究,对反应形成的CoSi2薄膜进行了测试分析,并探索了在SiO2/Si及图形片上的选择腐蚀工艺.结果表明,当选择合适的Co∶Si原子比,恰当的两步退火方式及选择腐蚀溶液,两种方法都可以形成自对准硅化物结构.研究了这两种固相反应过程,发现在一定的Co∶Si原子比范围内,这两种方法制备的CoSi2 相似文献
17.
为了减小硅化物形成过程中消耗的衬底硅,提出添加非晶Si的新方法,并探索了Co/Si/Ti/Si及Co/Si(×7)/Ti/Si多层薄膜固相反应的两种途径.实验采用四探针、XRD、RBS等多种方法对固相反应过程进行了研究,对反应形成的CoSi2薄膜进行了测试分析,并探索了在SiO2/Si及图形片上的选择腐蚀工艺.结果表明,当选择合适的Co:Si原子比,恰当的两步退火方式及选择腐蚀溶液,两种方法都可以形成自对准硅化物结构.研究了这两种固相反应过程,发现在一定的Co:Si原子比范围内,这两种方法制备的CoSi2薄膜都有一定的外延特性,其中第一种途径得到的CoSi2薄膜具有十分良好的外延特性. 相似文献
18.
研究了源漏整体刻蚀欧姆接触结构对AlGaN/GaN高电子迁移率晶体管(HEMT)的欧姆接触电阻和金属电极表面形貌的影响.利用传输线模型(TLM)对样品的电学性能进行测试,使用原子力显微镜(AFM)对样品的表面形貌进行表征,通过透射电子显微镜(TEM)和X射线能谱仪(EDS)对样品的剖面微结构和界面反应进行表征与分析.实验结果显示,采用Ti/Al/Ni/Au(20 nm/120 nm/45 nm/55 nm)金属和源漏整体刻蚀欧姆接触结构,在合金温度870 c℃,升温20 s,退火50 s条件下,欧姆接触电阻最低为0.13 Ω·mm,方块电阻为363.14 Ω/□,比接触电阻率为4.54×10-7Ω·cm2,形成了良好的欧姆接触,降低了器件的导通电阻. 相似文献
19.