适用于无人机图像传输的位同步技术

对利用Farrow内插滤波、Gardner算法、Ted定时误差算法实现的位同步技术进行研究与仿真分析。该方法可用于实现全数字的接收机,其结构包括定时误差检测、插值滤波器、环路滤波器和插值控制电路等。在无人机数据链常用的pi/4-QPSK调制的仿真系统中,通过仿真可以得出利用该方法实现的位同步技术具有良好的性能,可以满足无人机图像传输数据链路的要求。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

全数字接收机码元同步的研究

在数字通信中,码元同步的目的是要在接收端确定每个码元符号的正确起止时刻。码元同步是数字通信的诸多同步中首要的问题,没有码元同步,就无法解调出所传输的数字信息。本文采用Gardner定时误差估计算法对全数字接收机的码元同步环路进行了研究和仿真分析。该同步环路由内插滤波器、Gardner定时误差检测、环路滤波器、定时NCO...     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK解调系统中的实现。文中结合8PSK解调系统,对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

基于Laurent分解的GMSK定时同步环路

定时同步是数字调制信号接收不可或缺的环节。对于GMSK信号定时同步,现有算法多为数据辅助或前馈类算法。从GMSK信号的Laurent分解出发,结合Gardner定时同步环路,提出了一种基于Laurent分解的GMSK信号定时同步环路。该环路采用2 bit差分来提取定时误差,用于控制内插时刻,环路简单,运算量小,易于工程实现。仿真结果表明,即使对于小BT值GMSK信号,该方法依然可以有效提取定时误差,且具有较强的抗噪声性能。     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK评调系统中的实现，文中结合8PSK解调系统，对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

一种并行的定时同步环路实现研究

定时恢复是全数字接收机中的核心部分之一,其处理速度制约了整个接收机的最高处理速度。在传统Gardner定时环路的实现基础上,提出了一种适用于高速数字接收机中定时同步环路的并行控制方式。它通过采用并行处理的方法,为符号同步环路中的内插滤波器提供插值相位来实现插值功能,并且降低了定时同步环路的工作时钟。 MATLAB仿真证明这种插值滤波控制器在降低定时同步环路工作时钟频率的同时,定时恢复性能并未受到影响。     

Gardner定时同步环路参数设计及性能分析

以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。     

基于System Generator的Gardner算法的建模与实现

为了在数字无线通信中实现位同步,设计一种基于Gardner算法的位同步系统.该系统由定时误差检测,环路滤波器,内插滤波器以及控制器模块组成,运用Xilinx公司高级系统级FPGA开发工具System Generator实现对各个模块的建模和实现.结果表明Gardner算法只需每个符号周期内采样2次,就能算出定时误差,并且对载波相位不敏感,这就使得Gardner算法的结构简单、运算量小,从而能够得到广泛应用.     

Gardner算法实现基带信号位同步技术探讨

利用Gardner算法实现基带信号位同步,能比较好地解决基带信号频率与本地时钟频率不同步的问题。系统位同步环路由插值器,TED误差检测器,环路滤波器和控制器组成,利用对经本地时钟采样后的基带信号内插产生的误差信号经TED,环路滤波传送到控制器,再从NCO提取误差控制参数反馈到内插器,不仅可以计算出最佳插值位置,也可以得到具体最佳值的大小。实际验证该系统具有良好的性能,且结构简单,易于实现,适用于高速数字接收机的调制解调系统。     

Gardner算法在OFDM采样率同步中的应用

该文将单载波中的Gardner位同步方法应用于OFDM系统中,以解决OFDM系统中的采样率同步问题。同步环路由定时误差提取、环路滤波器和插值器3部分组成。由于采样率偏差基本恒定,本文将环路滤波器用线性最小二乘拟合代替。拟合过程用递推实现以降低运算量。经过分析,最小二乘拟合可使采样率偏差的估计误差随拟合的符号数以立方律减小。但最小二乘拟合在实际中存在两个问题：首先,由于温度等因素,采样率偏差会缓慢变化,并不恒定;其次,随着时间的积累,递推中间变量总会溢出。该文给出了相应的解决方法,只需定期修正递推的中间变量,即可通过限制拟合的时间跨度并定期变换坐标系,解决了以上两个问题。     

FH-OFDM系统同步算法研究与FPGA实现

研究了FH-OFDM系统的跳频同步方法和定时同步方法。跳频同步中利用GPS同步脉冲保证了接收机的时间基准。定时同步中使用了基于最小均方差的判决方法,对匹配滤波器进行了改进,有效地减少了载波频偏的干扰,并针对FPGA应用对算法进行了简化。对FH-OFDM同步系统进行了FPGA实现,性能测试结果表明该同步实现方法可以快速准确地检测到信号帧以及各个符号的起始位置。     

一种无需导频的适用于差分OFDM系统的符号与采样钟联合同步方法

该文提出了一种适用于OFDM系统的联合符号和采样钟同步校正方法,其中同步校正是在数字域通过改变对接收过采样信号的插值(interpolation)和抽取(decimation)实现的。这种方法在发送端相邻载波间采用差分QPSK调制,在接收端利用QPSK的差分解调信号获得同步误差信号,从而获得关于OFDM符号同步和采样钟同步调整的算法,其特点是无需专门的同步导频信号。所提出算法的同步性能在高斯白噪声信道和多径衰落信道均得到验证。     

适用于无人机图像传输数据链的同步技术

所述技术用于无人机下行数据链图像传输系统,该系统的设计基于软件无线电的思想,属于突发通信。针对该系统采用了Pi/4-QPSK调制、全数字接收机,在接收机中采用Farrow内插滤波、Gardner定时误差算法来实现位同步和采用Costas锁相环来实现载波同步。针对这两种技术进行了研究与Matlab仿真分析。仿真结果证明了该方案的可行性和优越性,且易于硬件实现。     

ATSC全数字接收机的符号定时同步方法

描述了以8-ASK作为调制方式的ATSC全数字接收机解调中定时同步问题的解决方法:通过采用基于Farrow结构的sinc()响应FIR,Gardner算法的定时误差检测方法,实现了符号同步.Matlab仿真表明,Gardner算法适用于ATSC接收机的符号同步设计.     

Multirate digital filters for symbol timing synchronization insoftware defined radios

This paper describes the use of a polyphase filterbank to perform the interpolations required for symbol timing synchronization in a sampled-data receiver. The polyphase filterbank possesses advantages over architectures based on separate matched and interpolation filters. Interpolations are realized by filterbank index selection and a separate interpolating filter following the matched filter is not required. Maximum likelihood timing synchronization techniques can be easily incorporated into the polyphase filter bank in a natural way. An M-stage polyphase filterbank with input data sampled at approximately N samples/symbol can be used in a loop that operates at MN samples/symbol, N samples/symbol, or 1 sample/symbol. When operating at 1 sample/symbol, auxiliary control must also be included to adjust the clocking of data into the filter bank to account for small differences in the sample clock and N times the data clock. Examples are presented to illustrate loop performance and control     

基于DVB-C的符号同步电路优化设计

根据DVB-C标准,采用反馈环路实现符号同步,其中时钟误差检测器选择M&M算法.通过复用将符号同步电路中时钟误差检测器和环路滤波器的乘法器数目由六个减少到两个,减少了硬件规模.通过对所设计的符号同步环路仿真,环路能够在采样时钟抖动为200×10-6时完成对64QAM(正交幅度调制)信号的符号同步,并能在较短时间内达到收敛.