基于新停止准则的多进制LDPC码加权符号翻转译码算法

为了降低多进制低密度奇偶校验(Low-Density Parity-Check,LDPC)码译码算法的复杂度,该文提出了基于新停止准则的符号翻转译码算法。该算法根据翻转函数和接收比特可靠性度量来确定对应的翻转符号,通过分析不满足校验方程个数的变化趋势来提前终止迭代。仿真结果表明,新算法在保持原有符号翻转译码算法误码性能不变的情况下,极大地减少了译码迭代次数,取得了译码性能和复杂度的折衷。     

基于信息截断的低复杂度多进制LDPC码译码器

针对多进制低密度奇偶校验(LDPC)码译码算法实现复杂度较高的问题,基于简化增强串行广义比特翻转译码算法(SES-GBFDA),提出将每个符号的对数似然值截断为有限值进而有效减少存储需求和计算复杂度的译码算法,即截断SES-GBFDA.对于定义在伽罗华域GF(32)上的多进制LDPC码译码器,将基本更新单元的数量由32...     

LDPC码的改进迭代比特翻转译码算法

为提高低密度奇偶校验(LDPC)码的低复杂度硬判决译码算法的性能,提出了一种改进的比特翻转(BF)译码算法,在迭代时利用一个交替的门限模式对多个比特进行翻转,降低了每次迭代时比特被错误翻转的概率,从而有效提高了译码性能.仿真结果表明,与BF算法相比,该算法在保持低复杂度的基础上获得了更好的译码性能和更快的收敛速度.     

改进的离散字母表迭代译码算法研究

为了优化LDPC迭代译码性能和降低算法复杂度,提出了一种改进的基于Gallager A算法的2b离散字母表迭代译码算法。在每一轮迭代中,Tanner图上的校验节点与变量节点之间所传递的消息有1b表示符号值,另1b反映码字结构特性,其中变量节点更新规则是通过查表法来实现的。在二元对称信道下针对列重为3的规则LDPC码做了仿真实验,仿真结果表明该算法性能明显优于原算法,并且具有较低的复杂度。     

纠正随机错误与长突发删除的多进制乘积码研究

考虑多进制LDPC码的符号特性，以及对其残留错误和删除的分析，本文采用多进制LDPC码作为内码，相同Galois域下的高码率RS码作为外码来构造多进制乘积码；并提出了一种低复杂度的迭代译码方案，减少信息传输的各类错误。在译码时，只对前一次迭代中译码失败的码字执行译码，并对译码正确码字所对应的比特初始概率信息进行修正，增强下一次迭代多进制LDPC译码符号先验信息的准确性，减少内码译码后的判决错误，从而充分利用外码的纠错能力。仿真结果显示，多进制乘积码相较于二进制LDPC乘积码有较大的编码增益，并通过迭代进一步改善了性能，高效纠正了信道中的随机错误和突发删除。对于包含2%突发删除的高斯信道，在误比特率为10-6时，迭代一次有0.4 dB左右的增益。      

一种改进的LDPC码硬判决译码算法

LDPC码的硬判决译码通常是利用比特翻转算法(BF)以及在其基础上改进的加权比特翻转算法(WBF)来实现的,但是前者算法性能较差,而后者的复杂度较高,为了让译码算法能够兼顾其性能和复杂度,针对之前的BF以及WBF算法,提出了一种改进的LDPC码硬判决译码算法,该算法能够在前两次迭代中完成多个比特位的翻转.仿真结果表明,这种改进的算法可以在性能损失较小的条件下,大大降低算法的复杂度,从而提高译码的效率,减轻硬件的负担.     

基于平均概率和停止准则的多元LDPC码加权符号翻转译码算法

为了提高多元低密度奇偶校验(LDPC, low density parity-check)码符号翻转译码算法的性能并降低译码的复杂度,提出了基于平均概率和停止准则的多元LDPC码加权符号翻转译码(APSCWSF, average probability and stopping crite-rion weighted symbol flipping)算法。该算法将校验节点邻接符号节点的平均概率信息作为权重,使翻转函数更加有效,提高符号的翻转效率,进而改善译码性能。并且通过设置迭代停止准则进一步加快算法的收敛速度。仿真结果显示,在加性高斯白噪声信道下,误符号率为10?5时,相比WSF算法、NSCWSF算法(Osc=10)和NSCWSF算法(Osc=6),APSCWSF算法(Osc=10)分别获得约0.68 dB、0.83 dB和0.96 dB的增益。同时,APSCWSF算法(Osc=6)的平均迭代次数也分别降低78.60% ~79.32%、74.89% ~ 75.95% 和67.20% ~70.80%。     

基于SISO的LDPC码盲译码算法研究

针对传统BP译码算法需要初始条件的缺点,本文提出了一种基于软输入软输出(SISO)的LDPC码盲译码算法,所提算法采用类似BP迭代译码算法步骤,通过对距离信息进行迭代处理,实现无需接收信号的信噪比和信道状态即可译码;同时,还将所提盲译码算法推广到多进制LDPC码的译码应用中。本文所提盲译码算法在初始状态难以确定以及接收信号信噪比难以估计的通信信道中具有重要价值。仿真结果表明,所提算法不论是在AWGN信道还是在瑞利衰落信道上都能取得优良的性能,不论是与标准BP译码算法还是与分层BP译码算法相比,在性能相近的情况下,计算复杂度都有所降低。     

基于对数域的多进制LDPC码改进译码算法

为了进一步降低多进制LDPC码译码的复杂度,分析了扩展最小和算法(EMS)存在的不足,提出了一种基于对数域的多进制LDPC码的改进译码算法.该算法一方面根据每次迭代中变量节点的概率分布对的平均方差自适应选择FHT的阶数;另一方面算法中校验节点的更新运算由乘法转化为基于对数域上的加法运算,从而更易于硬件实现.仿真结果表明,与EMS算法相比,该算法性能与收敛速率均有明显改进.     

低复杂度的连续相位调制与LDPC联合迭代译码算法

连续相位调制与低密度奇偶校验(LDPC)码编译码技术在提高频谱利用率的同时能够有效降低发射功率,然而这会增加通信系统的复杂度。为此,提出了一种低复杂度的联合迭代译码算法解决此问题。该算法以符号/比特的可靠度作为内外译码器之间的迭代信息。仿真结果表明,新的联合迭代译码算法的性能与概率域下的算法几乎没有差异,在总迭代次数相同的情况下,采用低复杂度联合迭代的性能相比于未采用联合迭代的性能有约0.75 dB的增益。     

两种降低复杂度的符号翻转多元LDPC译码算法

该文提出两种低复杂度的基于符号翻转的多元低密度奇偶校验码(LDPC)译码算法:改进型多元加权译码算法(Iwtd-AlgB)和基于截断型预测机制的符号翻转(TD-SFDP)算法。Iwtd-AlgB算法利用外信息频率和距离系数的简单求和取代了迭代过程中的乘性运算操作;TD-SFDP算法结合外信息频率和翻转函数特性,对译码节点和有限域符号进行截断与划分,使得只有满足条件的节点和符号参与运算与翻转预测。仿真和数值结果显示,该文提出的两种算法在性能损失可控的前提下,可减少每次迭代的运算操作数,实现性能和复杂度之间的折中。     

基于可靠性的LDPC码软判决解码算法的研究

描述Gallager提出的LDPC码的第一解码方案，在此基础上提出基于可靠性的软判决解码算法。软判决算法充分考虑了接收符号的可靠性信息。为了防止相同位的重复翻转，算法中引入了“禁翻”(taboo)功能。为了快速搜索翻转位，对不满足的校验方程数采用最大投票数排队算法。这些措施的合理应用提高了基于校验和的位翻转解码算法的性能。     

基于循环检测的LDPC比特翻转译码算法研究

提出一种基于循环检测的低密度奇偶校验码的比特翻转(BF)译码算法,采用对译码翻转比特的循环检测和对接受符号可靠性信息的软判决,使译码性能大大改善.理论分析表明,该译码运算复杂度低,仿真结果表明,改进的算法优于加权比特翻转译码LP-WBF算法约0.3 dB,误码性能改善明显.     

基于自身可信度的低复杂度LDPC码位翻转解码算法

提出一种基于位翻转的低复杂度、便于硬件实现的LDPC码解码算法.该算法充分利用变量节点的本征信息来计算翻转判决函数,减少了对其它变量节点软信息的需求,因此大大降低了解码硬件实现的复杂度,同时保证翻转判决函数具有较高的可靠性.利用该算法,对RS-based LDPC码进行的仿真结果表明,改进算法的解码性能接近甚至略优于IMWBF算法.     

FPGA implementation of low complexity LDPC iterative decoder

Low-density parity-check (LDPC) codes, proposed by Gallager, emerged as a class of codes which can yield very good performance on the additive white Gaussian noise channel as well as on the binary symmetric channel. LDPC codes have gained lots of importance due to their capacity achieving property and excellent performance in the noisy channel. Belief propagation (BP) algorithm and its approximations, most notably min-sum, are popular iterative decoding algorithms used for LDPC and turbo codes. The trade-off between the hardware complexity and the decoding throughput is a critical factor in the implementation of the practical decoder. This article presents introduction to LDPC codes and its various decoding algorithms followed by realisation of LDPC decoder by using simplified message passing algorithm and partially parallel decoder architecture. Simplified message passing algorithm has been proposed for trade-off between low decoding complexity and decoder performance. It greatly reduces the routing and check node complexity of the decoder. Partially parallel decoder architecture possesses high speed and reduced complexity. The improved design of the decoder possesses a maximum symbol throughput of 92.95 Mbps and a maximum of 18 decoding iterations. The article presents implementation of 9216 bits, rate-1/2, (3, 6) LDPC decoder on Xilinx XC3D3400A device from Spartan-3A DSP family.