同步数字复接的设计及其FPGA实现

在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。     

基于FPGA的异步数字复接系统

针对数字通信中业务量越来越大、业务种类越来越多等特点,提出了不同速率的码流进行异步数字复接的一种方法,以实现信息的综合、实时、可靠传输;利用数字复接技术,提出了异步复接系统的设计方案,并详细探讨了系统FPGA实现方法;通过帧同步的前、后方保护设计,有效地减小了假同步和漏同步概率,增强了系统的稳定性;仿真和硬件测试结果表明,该系统可靠性强,可扩展性好,且有效地解决了采用普通电路实现时布板面积大、电路复杂等难题.     

基于FPGA的串行信号复接设计

利用FPGA芯片和VHDL语言,设计了将四路低速的RS-232串行异步信号复接成一路64k同步信号的通信系统,以便进行远距离传输.     

基于Verilog语言的帧同步的实现

现代数字通信中往往采用数字复接技术扩大信息的传输容量并提高信道利用率。帧同步是数字复接系统中的重要部分。本文采用Verilog硬件描述语言给出了帧同步的提取方法,同时在Altera公司的QuartusⅡ5.1软件下进行了编译和仿真,成功地提取出了帧同步头和有效的输入数据。     

基于FPGA的一种可变帧数字分接技术

数字通信系统能否有效、可靠地工作,在很大程度上取决于它是否有良好的同步系统.目前广泛应用的现场可编程门阵列(FPGA)具有强大的行为描述能力和丰富的仿真语句Verilog HDL,其在电子系统设计中得到了广泛的应用.讨论了一种在FPGA上具体实现PCM数字分接的方法,设计并实现了复帧、子帧同步等关键技术,从而完成对数据可靠的解调.提供了一种可靠的模型,并使用FPGA作为实现平台,缩短了开发周期.最后对成果进行了验证,并给出了仿真和验证结果.     

基于CPLD的数字语音通信复接/分接模块的设计实现

介绍了,在数字语音通信中,利用在系统可编程技术和复杂可编程逻辑器件CPLD,实现了数字语音的复接和分接;对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明,系统工作稳定可靠,设计是成功的。     

基于FPGA的数字复接器的设计

本文提出了基于FPGA技术实现数字复接系统的设计方案。并介绍了有代表性的较简单的四路同步复接器系统总体设计。硬件电路调试证明，该方案是行之有效的。     

用单片机实现语音信号的数字复接

介绍了采用ＭＣＳ－５１单片机实现的语音信号数字复接器和新一代ＶＬＳＩ声码器ＡＭＢＥ－１０００。分析了系统的侦结构、组成及特点;详细论述了用单片机实现的语音信号数字复接器硬件和软件设计的方法。     

基于FPGA的高速光幕同步系统设计与实现

常规光幕实现发射器和接收器双方信号的同步需要专用同步电缆来完成。针对这一缺点,提出了一种新的高速光幕同步方法,即在发射器的每个循环周期的第一通道发射光脉冲之前增加一个作为帧同步码的光脉冲段,接收端通过判断帧同步码的方式实现收发信号同步,这样便不再需要专用同步电缆,有效地节省了光幕同步系统成本。进一步地,采用新提出的高速光幕同步方法,基于FPGA技术,设计并实现了高速光幕同步系统的总体方案,硬件制作了可应用于高速运动物体的实时到位检测的高速光幕检测装置。实际工程应用表明,采用此方法的高速光幕检测装置,成本低,工作稳定可靠,捕捉与同步性能优良。     

基于FPGA的多路红外信号同步检测方法与实现

提出一种对多路红外脉冲信号进行同步采集的设计方案并给予工程实现;为了提高系统的可靠性,设计中采用FPGA技术解决了采用普通电路实现时布板面积大、元器件数目多、电路复杂且难以同步等问题;该系统具有检测路数多、同步性能好、外部电路简单、成本低廉等优点;实际应用结果表明,该检测系统可靠性高,稳定性强,可扩展性好;不仅可应用于物体红外特性的分析,还可应用于红外图像的采集与处理等其它用途。     

基于FPGA的高性能电动伺服系统设计

利用现场可编程逻辑门阵列(FPGA),结合先进的可编程片上系统(SOPC)技术,设计并实现了多轴直流电机伺服控制系统.为了达到高速、并行控制的目的,利用Verilog硬件描述语言,采用基于有限状态机的方法,自行设计了硬件控制模块,以使核心控制部分最大程度地硬件化;同时,在硬件架构层面上采用并行化布置.整个控制系统具有快...     

基于FPGA的数字频率计设计

针对周期测量法在高频段表现差强人意的缺点,提出了周期自适应测量法的设计方案,即在增加一项自动调整待测信号测量周期的功能。同时设计一款基于FPGA的数字频率计,其中EDA工具采用Altera公司出品的Quartus II 5.1,硬件描述语言使用VHDL,PLD芯片是Altera Cyclone EP1C6T144C8。     

基于FPGA的开关量输入模块设计

在测控系统中,经常需要对各种现场信号进行采集;该模块主要实现对开关量状态信号进行实时监控,记录状态信息,为故障诊断提供依据;在设计中,采用了光耦隔离器件对输入信号进行了隔离和抗干扰处理,使用了FPGA实现了数据实时采集和中断处理,最后经PCI总线与主机进行数据交互;在故障诊断系统中,该信号采集板工作稳定、可靠,能够满足系统的实时性要求。     

一种基于FPGA的高精度大动态数字延迟单元的设计

本文提出了一种数字延迟单元的设计方案,该方案能够实现0.1ns的延迟度精度和10ms的动态范围,通过调节该方案的工作参数可以很方便的实现更大的动态范围。该电路在Virtex5系列的FPGA上实现,其核心由粗延时单元和精延时单元两部分组成,粗延时单元采用计数器法实现,精延时单元的核心由IODELAY基元构成,语言代码通过了FPGAdv软件的综合和仿真。目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上。     

基于FPGA的DDS型数字信号发生器设计

数字信号发生器是集成电路设计及调试过程中经常用到的工具,基于FPGA设计了一种DDS型数字信号发生器,可产生正弦波、方波、三角波和锯齿波这四种信号,并具有频率可调功能。     

基于DSP和FPGA直接数字频率合成系统的设计

在研究微硬盘读写通道时,模拟伺服信号的信号发生器必不可少。本文研究了一种基于DSP和FPGA直接数字频率合成技术组成的程控信号发生器,其频率分辨率可达0．001Hz,波形输出的频率、幅值和相位精度高,稳定性好,且失真度低。该方法与传统实现方式相比,电路实现简单、易修改,便于程控并可模拟各种伺服信号。     

同步异步通信转换的CPLD/FPGA设计

本文在解析串行RS232同步和异步通信协议的基础上,提出了在CPLD/FPGA上实现同步异步转换的方法和其IP 核的具体实现。本设计在XILINX公司的XC95144芯片上进行了硬件仿真和实时运行,可以作为通信模块或协议转换器置入应用系统中。     

基于FPGA的三角函数数字发生器设计

系统而严格地论证与实现了一个基于FPGA与直接数字式频率合成技术的三角函数正弦数字信号发生器,首先介绍了DDS技术的发展历史及其在无线通信系统中的重要作用,接下来阐述了它的工作原理、系统结构,以及理论上的可行性与正确性,最后给出了其实际设计过程、RTL结构图与仿真波形测试结果。     

基于FPGA的UART设计与应用

针对通用异步收发器(UART)的特点,提出一种基于FPGA芯片的嵌入式设计算法,其中包括状态机设计技术和层次设计方法,实现了数据传输的全双工收/发功能,设计了UART的功能测试电路。结果表明,该设计具有可编程收/发数据位数和提供功能扩展等优点。