集成电路RT-Level功耗估计方法概论

随着便携式系统的出现，集成电路的功耗日渐成为人们普遍关心的一个问题。为了避免二次设计带来的损失，无论集成电路设计师还是芯片生产厂家都希望能够在较早的设计阶段对芯片的功耗进行准确地估计。集成电路的功耗估计方法主要分为两大类：静态估计和动态估计两种方法。本文对这两类方法进行了探讨，对每一类方法中现存典型的算法进行了介绍；并对如何计算Glitching Power进行了描述；对时序电路的功耗分析进行了探讨：最后对现存的问题进行了总结。     

CMOS集成电路的功耗优化和低功耗设计技术

总结了当前已发展出的各个层次的CMOS低功耗设计技术和低功耗设计方法学的研究进展.重点介绍了时序电路的优化、异步设计、高层次电路设计和优化技术.     

CMOS集成电路设计中电阻设计方法的研究

电阻在集成电路中有极其重要的作用。他直接关系到芯片的性能与面积及其成本。讨论了集成电路设计中多晶硅条电阻、MOS管电阻和电容电阻等3种电阻器的实现方法，论述了他们各自的优点、缺点及其不同的作用；介绍了他们各自的计算方法并给出了MOS管电阻与电容电阻的实现方法。并对实例进行了详细的分析，比较了不同电阻在面积上的不同。能更好地了解不同电阻在不同情况下的使用。对MOS管实现交流电阻中出现的体效应给出了解决方法。     

浅谈CMOS集成电路的应用

CMOS集成电路因其高性能、低功耗的特点已经在集成电路设计中得到了极为广泛的应用。本文浅析了CMOS集成电路的性能特点,通过对其特点的分析,介绍了目前CMOS集成电路的应用方面,并指出了CMOS集成电路应用的注意事项,为集成电路的发展提供理论依据。     

CMOS集成电路抗闩锁策略研究

以反相器电路为例，介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成，这是CMOS集成电路得到广泛应用的根本保障。     

集成电路芯片级的热分析方法

文章在研究分析了集成电路中功耗的主要来源以及温度对集成电路性能的影响后，详细总结了近年来集成电路芯片级的几种热分析方法。并从实际应用角度对这几种方法进行了分析和比较，讨论了各个方法的优点及其适用范围。     

PDP选址驱动芯片HV-CMOS器件的研究

文章提出了一种适合PDP选址驱动芯片的HV-NDMOS（High Voltage N-channel Lateral Double-diffused MOSFET）工艺结构，并通过二维MEDIC^[1]软件对该结构进行模拟，论证了其独特的优越性-防穿通。同时提出了HV-PMOS（High Voltage P-channel MOSFET）的厚栅氧刻蚀方法-多晶硅栅自对准刻蚀。     

CMOS射频集成电路的研究进展

近年来，射频集成电路(RFIC)的应用和研究得到了飞速的发展，CMOS射频IC的研究更是成为该领域的研究重点和热点。文章对CMOS技术在射频和微波领域的应用进行了详细的探讨，着重介绍了当前射频通讯中常用的收发机结构及其存在的问题和解决方案；分析了射频收发机前端关键电路模块低噪声放大器(LNA)、混频器(Mixer)、压控振荡器(VCO)、功率放大器(PA)和射频关键无源元件的最新研究进展；展望了CMOS技术在射频领域的发展前景。     

电流舵型D/A转换器毛刺理论及改进设计

分析了高速电流舵型D/A转换器中毛刺产生的原因,提出开关对的栅信号转换速度不一致是产生毛刺的主要原因。基于这一理论,解释了输出的三个现象,进行了三个方面的改进,大幅减小了毛刺和建立时间,改善了动态参数。改进后的电路,在电流源输出为30μA、负载为70Ω时,输出电流毛刺峰值从-4.570μA减小到-1.633μA,电压毛刺面积从5.6 pV.s降到2.3 pV.s;在相同仿真条件下,D/A转换器的SFDR值上升了10 dB。     

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段，电路的静电(ESD)保护能力受到了更大的限制。因此，需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路，以LVTSCR结构为基础，结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应，提高了ESD保护电路的可靠性，实现了全芯片保护。     

低压降CMOS稳压器的电源噪声抑制分析

通过对低压降CMOS稳压器工作原理的分析,给出了一种频域分析模型。基于此模型,对低压降稳压器的电源噪声抑制进行了分析和研究,得到了低压降稳压器在频域的传递函数;依据此传递函数,给出了改善电源噪声抑制的方法。此外,给出了几种有效提高电源噪声抑制的方法和电路。     

CMOS集成电路静态功耗电流测试的重要性研究

目前,国内生产厂和用户针对CMOS集成电路静态电流的测试,仍基于现有的标准和产品规范。但是,采用这些测试方法来测试合格的器件,在使用过程中却发现了某些电路静态电流超差的现象。通过比较目前国内外的标准和规范所规定的方法,分析其存在的问题,并说明了静态电流测试的重要性。通过实验进行了验证说明,并提出了解决问题的建议。     

SCR器件在CMOS静电保护电路中的应用

静电放电(ESD)对CMOS电路的可靠性构成了很大威胁。随着CMOS电路集成度的不断提高，其对ESD保护的要求也更加严格。针对近年来SCR器件更加广泛地被采用到CMOS静电保护电路中的情况，文章总结了SCR保护电路发展过程中各种电路的工作机理。旨在为集成电路设计人员提供ESD保护方面的设计思路以及努力方向。     

基于提高效率方法的CMOS功率放大器设计

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8V电源电压下,电路改进后于改进前相比较,用来表示功率放大器效率的功率附加效率（PAE）提高了两个百分比。最后给出了功放版图。     

用遗传算法实现CMOS时序电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的。实际中,总是在有限的计算时间内获取一个近似最大功耗。文中用遗传算法来选择具有高功耗的输入及内部状态模型,对电路进行仿真,实现时序电路的最大功耗估算;同时,实现了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS89基准时序电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高。而且新方法的计算时间基本上是电路逻辑门的线性关系。     

CMOS IC漏极静态电流测试技术的现状与发展

全面介绍了CMOS集成电路漏极静态电流(IDDQ)测试技术的现状、应用及其发展趋势。与其它主要用于检测逻辑功能的测试技术不同，IDDQ主要用于检测电路的物理缺陷和工艺故障。作为逻辑功能测试的重要补充，IDDQ技术可提高集成电路的可测性和故障覆盖率，保证集成电路的可靠性。