一种基于NURBS理论的曲面逼近优化算法

针对三维扫描数据点的曲面重构技术在实际系统中的应用,提出了一种NURBS曲面构造方法,该方法根据已知数据点逼近目标曲面.通过实际系统应用验证,该方法是一种行之有效的曲面拟合方法.     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

基于FPGA的图像预处理快速算法及仿真

工程实践中,可编程逻辑器件已经越来越多的受到重视和应用.文中以DSP处理大量数据时,实时性难以达到要求入手,介绍了应用可编程逻辑器件FPGA提高程序效率、实现快速运算的一种方法,并设计了一个利用中值滤波进行图像预处理的系统,之后进行了仿真和实验验证.文章最后得到结论,采用FPGA通过用硬件逻辑来实现运算量大但相对比较简单的算法,效率要大大高于软件的多次循环,若在系统中采用DSP和FPGA合作处理数据,则可以各自发挥长处,实现快速算法.     

基于FPGA的FFT算法研究

本文针对目前数字信号处理中广泛采用的快速傅里叶变换FFT(Fast Fourier Transform)算法采用软件编程来实现的应用现状,在对FFT算法进行分析的基础上,研究基于FPGA(Field Programmable Gate Array)芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核来定制FFT功能,最后分别使用Quartus Ⅱ和matlab软件开发工具验证实现.     

基于TMS320VC5416的G.729E算法实时实现

G.729E算法是一种优秀的语音编码算法,其最大特点是可用于带背景噪声语音或音乐信号的编码.在多媒体通信中具有广泛的应用前景.本文在介绍其基本算法的基础上.给出了该算法在TMS320VC5416DSP上实时实现的软硬件解决方案.并给出了在硬件平台上实时实现编解码运算的测试结果.     

一种基于结构化P2P系统的数据部署算法

基于P2P技术的文件共享系统是目前P2P技术的一个重要研究领域.论文针对一种特殊的P2P文件共享系统,即系统中的每个节点是可控存储的,提出一种新颖的基于时延统计信息的结构化方案,在此基础上,提出了一种区域自治的数据部署算法.本文最后通过理论和试验分析,证明了该结构化方案和数据部署算法是合理高效的并且具有很好的可扩展性.     

基于MBOK-TH-UWB通信系统的基带处理研究

本文介绍了基于MBOK-TH-UWB通信系统基带信号产生的建模与设计以及基带信号的接收处理与设计,同时介绍了一种实用、新颖的多路并行同步捕获方案,利用目前FPGA的一系列优点,以ALTERA公司的QUARTUS Ⅱ开发系统平台,对系统的各部分进行模块化设计,并进行了软件仿真,仿真结果表明,设计达到预定的要求.     

基于多DSP的并行实时视频处理系统

视频处理的特点是数据量大,实时性要求高.为了满足数字视频信号处理的要求,在并行计算的基础上,运用ADI的TigerSHARC系列DSP组成多DSP的并行处理系统,并用FPGA实现DSP处理系统与外界的高速接口.该系统能实时、高速、灵活的处理各种格式的视频和图像数据.     

一种基于MCU的智能流量监控系统设计

本文论述和设计了基于新型MCU的智能流量监控系统.本着小型化、智能化的原则,设计中采用Philips公司带下载功能的高性能P89C51RD2单片机作为控制核心;设计了LED并配以小键盘构成的便捷人机对话接口;辅以打印输出、数据存储、开关量输出;系统采用AC-DC电源模块为系统供电;构成高精度数据采集处理平台.     

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

VHDL的并行模拟方法

提出了一种基于 PVM软件的并行和分布式模拟算法 ,用于解决由于 VHDL本身的复杂性和电子电路的超规模化而造成的模拟器开发难度及运行时间、空间上的问题 ,可以极大地提高模拟速度     

一种不平衡数据渐进学习算法

针对不平衡数据学习问题,提出一种采用渐进学习方式的分类算法。根据属性值域分布,逐步添加合成少数类样例,并在阶段分类器出现误分时,及时删除被误分的合成样例。当数据达到预期的平衡程度时,用原始数据和合成数据训练学习算法,得到最终分类器。实验结果表明,该算法优于C4.5算法,并在多数数据集上优于SMOTEBoost和DataBoost-IM。     

VHDL编译型事件驱动模拟算法

VHDL模拟器在VLSI高层设计验证中起着重要的作用，设计正确性的快速有效检索对加快整个设计流程至关重要，模拟算法从根本上决定了模拟验证的效率，是构造高效模拟器的关键。文中讨论了VHDL的各种不同模拟算法，提出了将编译型实现算法与事件驱动调度算法结合的模拟算法，并提出了将VHDL设计源描述转化为等价C＋＋代码再编译为机器目标代码的模拟算法实现方法。此算法结合了事件驱动调度算法的模拟元件数少和编译型实现算法执行速度高的优点，并巧妙利用了面向对象的多态性特点，具有速度快、直观和易于扩弃的优点。文章最后给出了试验结果，进一步说明了算法的效率和优点。     

通用异步串行接口的VHDL实用化设计

通用异步串行接口(UniversalAsynchronousReceiverTransmitter,UART)在通信、控制等领域得到了广泛应用。根据UART接口特点和应用需求,以提高VHDL设计的稳定性和降低功耗为目标,本文讨论了UART接口中时钟域划分、时钟分频、亚稳态、同步FIFO设计等问题和解决方案。     

基于VHDL语言的McBSP接口设计

本文简述了TI公司数字信号处理器中McBSP接口的特点,根据ADS7818和McBSP串口的时序分析,给出了使用VHDL实现这种接口的程序和时序仿真图。     

一种基于VHDL语言的全数字锁相环的实现

介绍一种基于VHDL语言的全数字锁相环实现方法,并用这种方法在FPGA中实现了全数字锁相环,作为信号解调的位同步模块。     

VHDL延时语句的综合算法研究

为了使得综合系统能够自动综合经设计迭代后由反向标注得到的时序信息,同时提高综合结果与模拟结果的时序一致性,对作为时序信息载体的延时语句的综合方法进行了研究,将延时语句考虑为延时约束,并提出了相应调度模型DTC_DFG及其调度算法。采用启发式机制使得调度算法的解空间搜索过程具有跳出局部最优的能力,此算法可在多项式时间复杂度下得到全局最优调度解。实验结果表明,该制度算法不仅能够有效综合延时语句,使得综合结果能够与模拟结果达到较好的一致,而且提供了一种给出延时约束的方便手段,减少了综合过程中的人工干预,极大地提高了设计效率。     

流水线CORDIC算法的FPGA实现

从CORDIC算法的基本原理出发,讨论其工作过程以及旋转角的覆盖范围,在此基础上,给出了具有流水线结构的FPGA实现结构以及增益因子的大小与流水线级数的确定关系,给出了VHDL实现算法,经程序设计与Quartus6.0调试与仿真,结果表明采用FPGA实现的CORDIC算法具有较好的运算精度。     

基于VHDL语言的参数化设计方法

随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。