一种新型高速电流比较器的研究与设计

针对传统电流比较器速度慢、精度低等问题,提出了一种新型CMOS电流比较器电路。采用CMOS工艺HSPICE模型参数,对该电流比较器的性能进行了仿真,结果表明当电源电压为3．3V,输入方波电流幅度为0．3μA时,电流比较器的延时为5．2ns,而其最小分辨率达0．1nA。该比较器结构简单、速度快、精度高,适合应用于高速高精度电流型集成电路。     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间CMOS电流比较器的优缺点,提出了一种新型CMOS电流比较器电路．它包含一组具有负反馈电阻的CMOS互补放大器、两组电阻负载放大器和两组CMOS反相器．由于CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗,从而使电压的变化幅度减小,所以该电流比较器具有较短的瞬态响应时间和较快的速度．电阻负载放大器的使用减小了电路的功耗．利用1.2μm CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,结果表明该电路的瞬态响应时间达到目前最快的CMOS电流比较器的水平,而功耗则低于这些比较器,具有最大的速度/功耗比．此外,该CMOS电流比较器结构简单,性能受工艺偏差的影响小,适合应用于高速/低功耗电流型集成电路中．     

一种比较器电路的自动失调补偿方法

文章提出了一种适用于高精度传感器和高精度模数转换器的比较器电路。该电路利用失调自动补偿技术提高了比较器的精度,该补偿技术不需要增加前置放大器的增益,也不需要增加静态电流,从而获得低噪声和低功耗。电路设计和Hspice仿真基于CSMC0．5μm CMOS工艺,电源电压3．3V。仿真结果表明,在时钟为100kHz、电源电压为3．3V下补偿之后的比较器的失调较补偿前由原来的9．75mV降低为0．31mV。     

新型高精度CMOS电流比较器

分析了当前几种高性能CMOS电流比较器的优缺点,并设计了一种新颖的电流比较器电路。该电路由3部分组成,具有负反馈电阻的CMOS反相放大器、1组乙类推挽放大器和1组甲乙类推挽放大器。由于CMOS反相放大器的负反馈电阻有效地减小了输入级电路的输入、输出阻抗,从而使得电流比较器的瞬态响应时间变短,反应速度加快。在CSMC 0.35μm模拟CMOS工艺模型下,使用HSPICE仿真器对电路进行仿真,结果表明设计的CMOS电流比较器与目前报导的最快的电流比较器延时几近相等,而且可识别的电流精度高于常见的几种高精度电流比较器。     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间 CMOS电流比较器的优缺点 ,提出了一种新型 CMOS电流比较器电路 .它包含一组具有负反馈电阻的 CMOS互补放大器、两组电阻负载放大器和两组 CMOS反相器 .由于 CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗 ,从而使电压的变化幅度减小 ,所以该电流比较器具有较短的瞬态响应时间和较快的速度 .电阻负载放大器的使用减小了电路的功耗 .利用 1.2 μm CMOS工艺 HSPICE模型参数对该电流比较器的性能进行了模拟 ,结果表明该电路的瞬态响应时间达到目前最快的 CMOS电流比较器的水平 ,而功耗则低于这些比较器 ,具有最大的速     

基于0.18 μm CMOS工艺的超高速比较器

给出了基于TSMC 0．18μm CMOS工艺的1．8V超高速比较器的设计方案；对比较器速度和失调进行综合，设计了一个1GHz超高速低失调比较器；通过Monte Carlo仿真，验证该比较器的失调电压分布范围为-4．5～4．5mV，并进行了版图设计。该比较器应用于低电压A／D转换器设计中，可达到6位以上的精度。     

高速CMOS预放大-锁存比较器设计

基于预放大-锁存理论，提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑结构；阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0．35μm／3．3V硅CMOS工艺模型，通过Cadence进行模拟验证，得到其传输延迟时间380ps，失调电压6．8mV，回馈噪声对输入信号产生的毛刺峰峰值500μV，功耗612μw。该电路的失调电压和回馈噪声与带两级(或两级以上)CMOS预放大锁存比较器的指标相近，且明显优于锁存比较器。其功耗和传输延迟时间介于两种比较器之间．该电路可用于高速A／D转换器模块与IP核设计。     

一种D类功放中0.5 μm CMOS轨到轨比较器设计

文章设计了一种D类功放中的轨到轨比较器电路。相比于传统的比较器电路,该设计解决了共模信号输入范围大时性能不稳定的问题。仿真表明该比较器电路在-40～125℃和各种工艺角条件下,共模输入电压范围最大可以达到0～5.5V。在125℃高温和5.5V高压条件下,平均工作电流约为0.5mA,性能指标接近并部分超过一些商用芯片。该芯片已经通过0.5μm CMOS工艺流片验证,测试效果良好。     

低踢回噪声锁存比较器的分析与设计

设计了一种低踢回噪声锁存比较器，着重分析和优化了比较器的速度和失调电压。在0.35μm CMOS工艺条件下，采用Hspice对电路进行了模拟。结果表明，比较器的最高工作频率为200MHz，分辨率在6位以上，灵敏度为0．3mV；在2．5V电源电压下，功耗为70μW。     

业界最快的比较器驱动1.8V逻辑电平并可超过280MHz频率范围

加利福尼亚州米尔皮塔斯（MILPITAS, CA）凌力尔特公司（Linear Technology Corporation）推出 LTC6752系列比较器,该系列器件具1．2 ns 快速上升和下降时间以及280 MHz 切换频率,从而成为目前可用的最快 CMOS 输出比较器。LTC6752用来驱动3．3 V 直至1．8 V 的逻辑电平,产生仅为2．9 ns 的传播延迟和仅为1．8ns 的过驱动离散。就10mVPP、100 MHz 正弦输入而言,抖动仅为4．5 ps,而且在高达8 mA 负载电流时,输出摆动至电压轨的200 mV 范围内。所有这些高速性能都非常适合多种定时要求是关键的应用,在这类应用中,需要快速响应时间和 CMOS 输出电平。     

GaAs高效率高线性大功率晶体管

介绍了一种GaAs高效率高线性大功率晶体管的设计、制作和性能,包括材料结构设计、电路的CAD优化设计、功率合成技术研究等。通过管芯的结构设计、材料优化,进行了GaAs微波大栅宽芯片的研制;通过内匹配技术对HPFET(high performance FET)管芯进行阻抗匹配,实现了器件的大功率输出;通过提高栅-漏击穿电压、降低饱和压降等手段提高器件的功率和附加效率;通过严格控制栅凹槽的宽度,实现了较好的线性特性。测试结果表明,器件在5.3~5.9GHz频段内,P1dB为45W,功率附加效率ηadd为41%,实现了预期的设计目标。     

大功率激光二极管高亮度、高功率密度光纤耦合

将条宽为 10 0μm ,有源区厚度为 1μm的大功率激光二极管 (L D)的输出光束高效地耦合到芯径是 5 0μm的多模光纤中 ,得到了高亮度、高功率密度的光纤输出 .功率密度高达 3.6× 10 4W/cm2 ,耦合效率为 70 % . L D输出光束的发散角较大并且存在较大的像散 ,因此耦合系统中需要结构复杂、性能可靠的微透镜 .采用在一个玻璃衬底上 ,具有两个不同曲率半径的双曲面透镜实现 L D与多模光纤的耦合 .     

高占空比大功率激光器阵列

设计并研制了1cm长折射率渐变分别限制单量子阱(GRIN—SCH—SQW)单条激光器阵列。占空比为20％，在70A工作电流下，输出功率达到61．8W，阈值电流密度为220A／cm^2，斜率效率为1．1W／A，激射波长为808．2nm。     

一种高效率高阻抗全向COCO 天线

一般情况下,蜂窝通信基站、机场导航广播基站等系统中采用的天线要求全向方向,较高增益,较宽带宽等多项指标。针对该应用背景,在传统的COCO天线的基础上,提出了一种结构特殊的高阻抗高效率全向CO-CO天线模型,采用HFSS建立了仿真模型,通过仿真优化,给出了具有高效率、高阻抗、低驻波、较宽带宽的设计结果,进一步设计了该型天线样品,暗室增益测试和驻波测试表明,所设计的改进型COCO天线完全达到了设计目标。     

高频大功率SiGe/Si HBT的设计

详细地阐述了高频大功率SiGe/Si异质结双极晶体管(HBT)设计中的一些主要问题,主要包括器件的纵向设计中发射区、基区以及收集区中掺杂浓度、形貌分布、层厚的选择以及横向布局设计中的条宽、间隔的选择等.并对这些主要参数的选择给出了一些实用的建议.     

高强度电缆的设计

介绍了高强度电缆的结构及性能要求，以及高强度电缆所使用的几种高强度材料及它们的性能和特点，并对高强电缆设计中应注意的若干问题进行了讨论。     

一种应用于高速高精度模数转换器的比较器

文中设计了一种基于CMOS工艺的高速高精度时钟控制比较器。该比较器包含一个全差分开关电容采样级、一级预放大器、动态锁存器及时钟控制反相器。预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度。基于0.18μm 1.8V CMOS工艺进行了设计和仿真,结果表明该比较器可以应用于500 MSPS高精度流水线模数转换器。     

空调器高温、高电压启/停试验与分析

分析了空调器在启、停过程中的运行状态,以及对空调器使用可靠性的影响,提出了一种基于准高加速的可靠性试验方法：高温、高电压启／停试验方法。通过描述热激发失效的Arrhenius方程。对使用该方法进行可靠性试验的加速系数进行了计算。     

高密度化高性能化PCB的最新技术动向

概述了包括材料、生产技术和可靠性等的高密度化高性能化PCB的最新技术动向。     

高性能微处理器中一种改进的高扇入多米诺电路设计与实现

设计实现了一种改进的高扇入多米诺电路结构.该电路的nMOS下拉网络分为多个块,有效降低了动态节点的电容,同时每一块只需要一个小尺寸的保持管.由于省去了标准多米诺逻辑中的尾管,有效地提升了该电路的性能.在0.13μm工艺下对该结构实现的一个64位或门进行模拟,延迟为63.9ps,功耗为32.4μw,面积为115μm2.与组合多米诺逻辑相比,延迟和功耗分别降低了55%和38%.