数字信号处理定点除法精度算法与计算思维

数字信号处理中由于有限字长而存在精度问题,因此不可避免地存在误差,包括数据和系数的量化误差、计算上的舍入误差以及最终在算法和系统实现上产生的误差。计算思维近年来得到了广泛重视和大力发展,计算思维的培养需要多学科融合和长期实践训练过程。结合计算思维重要思想分析了定点DSP芯片上定点除法运算精度的算法,包括除法运算特点和定点除法程序设计,并以TI公司代表性芯片为例说明了操作特点,最后讨论了如何快速实现高精度定点除法。     

计算机组成原理教学方法改革——以计算机的运算方法内容为例

<正>在《计算机组成原理》的教学中,计算机的运算方法是一个重难点内容,而其中定点运算中的除法运算在很多教材中都只给出了它的基本运算步骤,学生通过学习后不能真正理解这种算法的原理。本文结合所授课对象的实际情况,对补码除法的教学方法进行探讨,提出了一种可行的教学方法。1研究基础与意义乘除法运算是计算机中的重要运算。实现乘除运算的方法也很多,既可以通过硬件电路实现,也可由软件编程的方式实现,或者将两者相结合来实现。尽管运算实现的方法不同,然而它们实现的算法却是相同的。     

快递归最小平方横向滤波器算法的数值不稳定性及其改进

本文研究了J.M.Cioffi与T.Kailath提出的非归一化FTF(Fast transversal filter)算法在有限精度数字实现时的数值不稳定性,提出了一种改进措施并给出了相应的修正FTF算法。新算法在16比特或更低精度时仍具有良好的数值稳定性,并具有横向滤波器算法的各种优点。这一研究对于目前广为讨论的实时处理自适应滤波应用来说,是有价值的。     

DSP芯片编程中数的定点运算

本文讨论了DSP芯片进行定点运算所涉及的一些基本问题，这些问题包括：数的定标、DSP程序的定点模拟、DSP芯片的定点运算等。这对于理解定点芯片实现DSP算法具有非常重要的作用。     

频域数字脉冲压缩系统有限字长效应分析

本文提出了采用数字信号处理（ Ｄ Ｓ Ｐ） 芯片 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 实现线性调频（ Ｃｈｉｒｐ） 信号频域数字脉冲压缩（ Ｄ Ｐ Ｃ） 的方案．针对 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 运算字长较短的问题,研究了有限字长效应的影响;对原码截断算法的字长误差进行了理论分析;并对原码、补码格式下定点截断和定点舍入算法的有限字长效应进行了仿真分析;讨论了输入噪声对字长误差的影响;并给出了一种解决有限字长效应的方案．     

基于定点DSP的FFT运算及误差分析

在定点DSP中进行FFT运算,由于存储器字长有限,可能会产生量化误差、舍入误差和溢出误差,并随着蝶形运算级数的增加而逐渐累积。文章分别对定点FFT运算中的固定精度算法和扩展精度算法在不同字长的硬件系统中进行FFT运算所产生的误差进行仿真对比,实验结果为在定点DSP中实现FFT运算提供参考。     

一种新的用于UWB RAKE接收机的自适应算法:快速横向滤波算法

本文首次提出将快速横向滤波(FTF)算法引入超宽带(UWB)通信系统的接收机结构中.通过引入遗忘因子对角矩阵,推导了带有遗忘因子的FTF滤波器的递推算法.FTF算法可以自适应地跟踪接收机输入信号的幅度衰减,做出实时地估计.仿真实验表明:FTF算法在运算量、收敛速度和误码率等性能上要优于常用的RLS算法,尤其FTF算法的收敛速度对数据的相关性不敏感,比RLS算法更具有吸引力.     

基于FPGA的低功耗高速除法器设计

本文介绍了一种使用可编程逻辑器件FPGA和Verilog语言实现的32位低功耗高速除法器的设计。该除法器可以实现有符号数运算和无符号数运算,主要操作有移位、比较和减法操作。设计中采用了一种新的基-16算法,该算法大幅度减少了除法运算过程中的移位操作,从而提高了除法器的运算速度。在该设计中加入了门控时钟,从而大幅度减少了动态功耗。仿真和综合结果表明其功能的正确性,运行频率最高可达530.772MHz,功耗降低了55.98%。     

基于定点DSP的子带分析滤波器快速算法

提出了一种改进的子带分析滤波器算法,可以应用到基于子带编码的高保真数字音频编码器(如MPEGaudio-layer3)中。改进算法充分利用了余弦函数的对称性,不仅有效减少了运算量和存储空间,同时也避免了使用除法运算所带来的精度损失,易于在定点DSP上实现。     

一种基于循环减法原理除法器的加速方法

通过分析一般除法器的原理,提出了一种基于移位循环减法原理除法器的普遍加速方法,并给出了关键电路的设计和仿真比较结果.该方法适用于无符号数除法,对于有符号数除法可以先取绝对值再进行运算.与传统的除法器相比,特别是当除数绝对值相对于被除数绝对值比较大时,能显著缩短除法器所用时钟周期;而对于所有被除数绝对值小于除数绝对值的情况,只需一个时钟周期就能完成,极大提高了运算效率.虽然只分析结果为整数的除法,但对于任意定点循环减法除法,都有相同的加速效果.     

超长整数四则运算实现方法的研究

利用高级语言中的数组,解决了程序设计中的超长整数的存储问题,实现了高级语言无法完成的超长整数精确加减乘除四则运算,并对算法进行了详细的描述,给出了除法运算时商的估计方法,改进了算法的时间复杂度。     

基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

线性调频脉冲是最经典的大时宽-带宽积信号形式,但是这种信号的数字处理需要极大的处理量.本文研制了一个基于TMS320C6201的高速实时数字脉冲压缩系统,具有1600MIPS处理能力.针对TMS320C6201的特点,提出了在VLIW体系结构下,提高FFT并行运算效率的方法,从而使系统完成512点数字脉冲压缩的时间仅为124us,基本达到TMS320C6201的性能极限.针对系统定点运算的问题,提出了定点FFT的改进算法,可以兼顾运算速度和精度的要求;对所提出的定点算法的误差进行了理论分析,并在实际的系统中验证了理论分析的结果.研究并解决了系统实现中高速电路等关键技术问题.目前,该系统已成功应用于某雷达系统中,长期工作稳定可靠.     

一种无乘法的整数DCT快速实现方法

提出了一种无乘法的整数离散余弦变换(DCT)的实现方法:首先将蝶形运算的浮点数放大为整数,将浮点运算转化成定点的整数运算,然后根据蝶形运算的特点,将蝶形中的乘法转化为基于数值移位和累加的运算过程,从而得到一种通用的快速DCT实现方法.     

SoC芯片中基于统计分析的浮点到定点转换方法

在通信、语音、图像处理等数字信号处理应用系统中一般使用浮点算法.为降低硬件成本、功耗,在定点硬件架构上实现浮点算法成为一种有效的解决方案.在定点SoC(System on Chip)芯片中,为达到性能、成本、功耗的平衡,常采用定点近似算法和硬件加速方案对浮点数字信号处理算法进行转换和优化.因此,需要在制造费用、功耗、性能等诸多限制下,将浮点算法转换成定点数近似算法.本文提出了一种基于定点SoC芯片的浮点到定点转换方法.首先,本文引入硬件加速模块参数和转换参数完成浮点算法到定点算法的转换,然后使用本文提出的r通过信噪比对定点数近似算法进行评估的方法,在满足一定信噪比限制条件下,计算出最佳硬件加速模块参数和转换参数,从而得到基于硬件加速的最优定点算法.同时,在此方法基础上进一步研究了单核SoC芯片内置硬件加速模块的原型开发策略.     

基于C6x处理器的定点FFT实现

本文简要介绍了Ｃ６ｘ处理顺的特点，对用Ｃ６ｘ处理器进行定点ＦＦＴ运算中的一些方法和存在的问题作了简单的讨论，并提出了解决方法。     

一种用于参数自适应的数字滤波器及其应用

给出了一种用于参数自适应运算的滤波器——整型变量单极低通滤波器,详细讨论了该滤波器的收敛特性以及用微处理器实现时的有限字长效应,最后讨论了该滤波器在CCITT G.721建议32 kb/s ADPCM算法中的应用问题。     

具有迭代结构的时频分布计算方法

本文讨论了时频分布中的迭代算法的问题.通过选择特殊的计算窗口,时频分布的迭代运算形式能够有效地利用前面数据段的分析结果,从而避免了重复性的运算,使得计算效率得到提高.本文对原有的利用单边窗口的时频分布迭代算法的性能进行了分析,提出了采用对称型窗口的迭代计算形式.与单边窗口相比,双边形式的计算窗口不但可以有效地提高时频表示精度,同时还能够更为准确的表示信号的瞬时频率.文章对各项理论分析结果提供了相应的仿真实验结果.     

一种用高级语言模拟有限字长定点运算的方法

本文提出了一种利用高级语言模拟有限字长定点运算的方法。它可以准确模拟有限字长效应对各种数字信号处理系统的影响。通过利用高级语言-C语言,使该方法不受计算机硬件的限制,有较强的通用性;而且因在整个模拟过程中全部采用整型量运算而使运算速度大大快于Roberto、A Pepe等人提出的方法。     

一种JPEG2000码率控制算法的硬件实现

基于并行的tier-1编码,提出了一种易于硬件实现,快速截断的码率控制算法,用查找表与移位运算代替原始算法中的除法运算,用率失真斜率记录表方法代替寻找最优截断点时的迭代运算,可以快速查找截断点.考虑到图像率失真斜率的概率特性,针对率失真斜率记录表某些项的位宽进行缩减,有效降低了资源消耗.     

用Turbo pascal语言实现多字节带符号定点二进制数乘除法

本文提出了一种用Turbo pascal语言实现多字节带符号二进制数的乘，除法运算方法，详细地说明了其算法。