光开关与主控制器间高速接口的FPGA实现

用FPGA实现了光开关系统和主控制器间的高速接口,通过此设计介绍了用FPGA实现ASIC的一般流程,描述了可编程逻辑器件的通用设计方法和过程。     

背板测试系统

采用可编程逻辑器件FPGA作为主控单元实现对背板测试系统的通用设计方法.阐述测试系统设计中的关键技术问题.在实现和应用方面,由于运用通用元器件,易于硬件实现和成本控制,对多点测试系统具有很高的实用价值.     

多通道实时数据采集存储系统的设计

本文设计了数据采集存储系统,阐述了数据记录器中各部分电路硬件设计。系统采用可编程逻辑器件FPGA来实现整个系统的逻辑控制以便同时可靠的采集、存储多路模拟量和数字量数据,以FLASH为存储介质,对存储模块进行最小化设计,大大缩减了系统的体积,延长了数据的保存时间,进一步提高了系统的可靠性。     

多通道实时数据采集存储系统的设计

本文设计了数据采集存储系统,阐述了数据记录器中各部分电路硬件设计。系统采用可编程逻辑器件FPGA来实现整个系统的逻辑控制以便同时可靠的采集、存储多路模拟量和数字量数据,以FLASH为存储介质,对存储模块进行最小化设计,大大缩减了系统的体积,延长了数据的保存时间,进一步提高了系统的可靠性。     

基于FPGA的多参数测量系统的设计

为满足工控现场对多参数动态测量的要求,提出了一种基于现场可编程逻辑门阵列器件FPGA的多参数测量系统。该设计采用FPGA作为核心控制器件,结合系统整体结构设计原理,设计了硬件电路系统及FPGA逻辑控制程序,搭建了模拟实验平台,实测了多参数测量系统,分析了测量数据,测试结果表明,该系统实现了多参数的动态测量的预期设计功能且测量相对误差范围为0%～1.7%,具有性能稳定、抗干扰能力强、数据传输方便等优点,可用于电压、电流、温度及压力等参数的测量系统中。     

基于DSP可重构运动控制器的硬件设计

针对当前运动控制器不能满足柔性化制造的要求,提出了一种基于TMS320C2812 DSP、可编程逻辑器件CPLD和FPGA的高性能运动控制器硬件的设计方法。考虑到DSP、CPLD和FPGA的特点,采用模块化设计,应用DSP作为核心处理器完成复杂的控制运算,CPLD、FPGA作为协处理器完成密集型运算。利用FPGA和CPLD的现场可编程的特点,实现了系统的可重构性。实验表明,该结构可以完成多轴联动高精度的实时控制,且具有可重构性。     

基于FPGA的存储测试系统的双通信接口实现

针对大多以单片机和CPLD构建存储测试系统的方案中,器件多、设计繁、系统稳定性差及无扩展外设等问题,提出了在FPGA中利用VHDL语言实现SPI接口设计和USB接口设计的存储测试系统构建方案,使得那些没有SPI接口功能的控制器或处理器等也能通过SPI接口与外围设备进行数据交换并且复杂可编程逻辑器件(FPGA)能控制信号的有效采集及存储。实验证明:SPI接口可方便地与无线及多种智能仪器对接,便于FPGA扩展EEPROM,外接LED显示器等,USB接口可实现数据的快速稳定传输。     

通过Web网站连接到现场可编程门列资源

这种Web网站可连接到现场可编程门阵列（FPGA）,复杂的可编程逻辑器件（CPLD）,和简单的可编程逻辑器件（SPLD）资源和设计工具。     

基于CPLD实现数据存储控制接口方法的研究

随着集成电路产业和技术飞速发展,集成电路芯片的集成度已由大规模飞跃到了超大规模.同时,FPGA、EPLD等可编程器件的出现,也使传统的电路设计思路发生了巨大的变化,在产品的研制阶段FPGA、EPLD的设计正逐步取代ASIC的设计.本文将介绍利用ALTERA公司的FLEX10K器件,在数据存储器系统中实现数据存储控制接口的方法.由于该器件具有在线可编程及集成度高等特点,所以该设计使数据存储控制接口具有可扩展性、灵活性、微型化等特点.本文将从器件性能及组成、应用系统的介绍、CPLD设计以及仿真等几个方面详细介绍数据存储控制接口的实现.     

多轴高性能直流无刷电动机数字控制系统

分析了直流无刷电机系统的原理及特性,针对当今工业数控系统对多轴直流伺服控制系统应具有实时性高、功率大、精度高及功耗低的严格要求,提出一种基于数字信号处理器(DSP)和可编程逻辑器件(FPGA)的多轴高性能直流伺服控制系统设计方案,给出了软硬件的具体实现方法,该结构充分利用DSP的强大数据处理能力及FPGA的高速并行逻辑特性。系统采用CAN总线实现通信数据的发送与接收,能快速实现位置、转速伺服控制,实现多台直流无刷电机精确稳定运行。实验结果表明,该系统具有控制精度高、实时性强、动态响应快、可靠性高的优点。     

基于FPGA的手持式数字示波器的设计

针对传统示波器体积大、携带不便等问题,利用现场可编程门阵列（field programmable gate array,FPGA）强大的性能,研制一款基于FPGA的手持式数字示波器。系统以Altera公司FPGA为主控芯片组建逻辑控制电路,利用Quartus II开发工具以及Verilog HDL语言描述控制逻辑,实现时钟分配、采样缓冲、触发、测频、测幅等功能。用SOPC Builder构建Nios II软核处理器,通过C语言编程实现触摸控制、显示控制等功能。经过实验测试表明,该示波器系统工作稳定,具有较高的性能指标和实用性,在手持式数字示波器的研制方面有较好的参考价值。     

基于FPGA的无刷直流电动机控制系统设计

介绍了一种基于FPGA的无刷直流电动机控制系统及自顶向下的设计方法.该系统采用FPGA作为核心器件,极大减少了分离元件的使用,利用硬件描述语言VHDL设计在片内实现电机控制逻辑,因此系统具有极大的灵活性、扩展性和通用性,抗干扰能力强、且系统本身结构紧凑,已成功应用于机器人仿人灵巧手手指中.     

基于NIOS软核处理器的直流无刷电机控制系统设计

介绍了一种新型的基于NIOS软核处理器的直流无刷电机控制系统及设计方法.该系统采用FPGA作为核心器件,极大减少了分离元件的使用,充分利用NIOS处理器集成度高、灵活性强、实时控制的特点在片内实现电机控制逻辑,因此系统具有极大的灵活性、扩展性和通用性,抗干扰能力强、且系统本身结构紧凑,已成功应用于机器人仿人灵巧手手指中.     

基于USB的步进电动机驱动器设计与实现

步进电动机驱动器的设计通过采用USB接口,充分利用了PC机的资源,使复杂的运动得到很好解决;同时由于系统采用FPGA作为主控芯片,因而大大提高了响应速度、可靠性和控制灵活性。     

UDP数据传输技术在空间科学实验的应用

随着空间科学实验进行的越来越多,需要传输的实验图像数据量也变得日益庞大,对图像传输的实时性要求也越来越高,因此,设计一种新型的数据传输方式来满足空间科学实验数据的实时性和高速传输就显得很有必要了.设计了一个基于UDP协议的高速数据传输系统,硬件上以航天级的FPGA芯片APA300和工业级的千兆以太网芯片88E1111为核心搭建系统平台;用FPGA的逻辑资源实现数据的接收逻辑模块和按照UDP协议对数据进行封包的发送逻辑模块,提高了系统的可移植性.使用UDP数据传输技术,有效提高了系统的数据传输速率.实验表明,传输速度可以达到864 Mbps,可以满足空间科学实验的大数据量传输的要求.     

基于FPGA的柔性直流实时仿真技术及试验系统

未来柔性直流输电技术大容量、高电压、远距离的发展趋势,对现有的柔性直流仿真建模技术提出了更高的要求。为了建立更符合控制保护装置测试需求的大容量、高电压、远距离柔性直流实时仿真模型,提出了适用于各种子模块拓扑结构且能灵活定义模块级故障的模块化多电平换流器(MMC)等效建模方法,采用基于现场可编程门阵列(FPGA)技术实现灵活柔性直流换流器算法,通过双向高速通信板卡GTFPGA在实时数字仿真器(RTDS)中实现灵活自定义的柔性直流MMC仿真建模,为未来含新型子模块拓扑结构的大容量、高电压、远距离柔性直流工程的控制保护特性研究及其闭环试验,提供有效的实时仿真试验系统和重要的仿真技术支持。     

基于FPGA的VGA显示简易数字示波器设计

为了实现数字示波器的便携化和模块化,基于FPGA设计了1款VGA显示的简易数字示波器.利用FPGA芯片将控制单元和存储单元融合代替了传统的单片机控制单元,减小了系统的复杂程度,提高了示波器的性能.同时,根据具体指标和软件性能选用了合适的ADC等芯片对信号前级调理做了优化,利用程控放大电路实现了对信号的增益控制.显示部分则选用了VGA显示器,用VGA标准接口连接FPGA,提高了整个系统的模块化程度,使整个系统的成本降低,维护性提高.经过相关实验检测,系统工作稳定,输入信号动态范围大,显示清晰,达到了设计要求.     

基于FPGA的嵌入式语音记录议的设计

本文介绍了在FPGA上利用VerilogHDL语言实现语音记录仪的设计.系统以Altera公司的NiosII 嵌入式软处理器为核心,采用硬盘作为数据储存媒介,自定义Verilog模块实现语音信号的A/D转换及控制硬盘读写.使用Quartus II平台自带的SOPC Builder设计工具,将处理软核,外围设备和用户定义逻辑集成到一片FPGA芯片上,海量的存储空间能实现对语音长时间的记录减小了系统体积,提高了处理速度,增强系统的实用性.实验结果表明:该系统具有电路接口简单,可靠性高,录音时间超长等特点,具有广阔的应用前景.     

An FPGA implementation of hard‐wired sequence control system based on PLC software

Although a programmable logic controller (PLC) has been widely adopted for the sequence control of industrial machinery, its performance does not always satisfy the recent requirements in large and highly responsive systems. With the state‐of‐the‐art field programmable gate array (FPGA) technology, it is possible to implement a control program with hard‐wired logic for higher response and reduced implementation cost/space. This approach is also worthwhile for transmigration of legacy PLC software into forthcoming FPGA‐based control hardware. This study presents a systematic method to implement a hard‐wired sequence control from PLC software. PLC instructions are converted into VHDL codes, and then implemented as logic circuit with various peripheral functions. Productive PLC programs were examined with Mitsubishi Electric FX2N PLC and Altera Stratix II FPGA, and were shown to fit into a common FPGA chip. A straightforward Sequential design was estimated to be 184 times faster than PLC, while a performance‐oriented Flat design was estimated to be 44 times faster than Sequential design (i.e., 8050 times faster than PLC). A practical perfect layer winder system was actually built and successfully operated with our FPGA control board, whose logic design was implemented with our tools. © 2011 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.     

基于FPGA的步进电动机加减速控制器

为解决步进电动机加减速控制问题,给出了基于抛物线算法的FPGA实现方案,并在一片常用的可编程门阵列Cyclone I FPGA得到了具体验证。该方案综合运用FPGA可编程的逻辑功能,针对步进电动机控制特点,采样HDL硬件描述语言实现了SPI通讯模块、计数模块、ROM模块等功能。整个控制系统精度高、调节快,运行效果表明,在加减速过程中加速度与速度的平稳性有了较大的改善,并且占用很少的逻辑单元。