由C++到Verilog实现数字逻辑设计的方法

通过介绍C++语言配合VerilogHDL来进行数字逻辑设计的模式,提出了一种由C++到Verilog来实现逻辑设计的崭新方法此方法从系统设计(虚拟机)入手,用C++来搭建所需要的系统模型,再由Verilog与C++的一致性转化,将软件设计精确地转化到硬件级上,使得逻辑设计向上可进行软硬件的联合仿真,向下能够实现物理级延伸通过该方法可有效地避免SOC设计中从系统到物理实现在转化过程中产生的逻辑不一致在简叙C++的语言特性后,将Verilog与C++进行了对比分析,给出了两种语言之间进行转化设计的实现方式结合数字信号处理器的设计,对此方法进行了设计应用,最终通过比对C++与Verilog两者的仿真数据文件,对两种层次系统描述进行了测试验证     

通过SyStemC实现MPEG2视频解码硬件

MPEG-2图像压缩标准是现今国际上使用最为广泛的图像压缩标准之一，具有压缩率高、图像及声音质量高的优点。SystemC语言是介于纯软件语言与硬件语言之间的一种以C＋＋为基础的软硬结合语言，支持系统级设计。相比较其他描述语言，SystemC的优势在于可以同时描述软件和硬件行为，由此加快验证速度。文章着重介绍如何将MPEG-2解码软件通过SystemC进行系统级架构转换，以便向硬件描述语言Verilog HDL进行转化。     

HDTV SoC平台中的MPEG-2变长码解码芯片设计

提出了一种适用于高清晰度数字电视片上系统的MPEG-2变长码解码结构,采用MIPS 4KcTM嵌入式CPU,在AM-BA总线的基础上设计了系统总线和系统的工作流程.根据MPEG-2视频码流的层次特点,模块间采用数据驱动结构,使用两级桶形移位寄存器实现并行解码结构,可缩短关键路径并简化控制逻辑.用硬件描述语言进行描述并通过逻辑功能仿真,用0.18μm CMOS工艺综合了变长码解码的RTL代码,时钟频率达到150 MHz,并在XC6000型FPGA上通过验证.     

Verilog语法的基本概念

前言 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的VerilogHDL模型，也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Verilog语言来建立电路模型。如果按照一定的规矩编写，功能行为模块可以通过工具自动地转换为门级互连模块。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：● 系统级(system): 用语言提供的高级结构实现设计模块外…     

基于TMS320C6416的MPEG-4视频解码卡设计

针对TMS320C6416的结构特点,介绍了一种用TMS320C6416来实现MPEG-4视频图像解码的方案,其中包括解码卡的结构、解码算法和算法优化等一系列问题.     

热门技术

电子产品设计的样机制作既费时间又有风险。这一过程通常需要用C语言来编写算法,然后再把该算法转换成HDL语言(VHDL或Verilog)。现有几种以C语言为基础的设计工具都采用这种方法。当然,这几种设计工具都要求设计人员具有一些HDL专门知识。此外,代码转换也会带来风险和差错。 Celoxica公司的Handel-C是一种以C语言为基础的语言,它能直接被     

应用于GPS导航基带芯片的SPI IP核的设计和验证

基于APB总线接口,设计了一种可设置传输速率、支持DMA功能并能适用于4种时钟模式的SPI IP核。首先介绍了SPI协议标准,然后给出了该IP核的系统结构和各子模块设计方法,并使用Verilog HDL语言实现硬件设计,最后通过Synopsys EDA软件和FPGA硬件协同仿真来验证设计的正确性。目前,该SPI IP核已经成功应用到导航基带芯片ATGB03上,证明了该设计在实际工程中的可行性。     

从传输流中提取一路基本流的VHDL设计与验证

提出了一种利用数字电视地面广播(其数据格式为MPEG-2传输流)系统传输公交车辆调度信息的方案。重点介绍了FPGA中调度信息基本流提取电路的设计原理，以及该电路的VHDL语言描述，并采用了硬件描述语言的编译仿真工具MAX PLUSⅡ对设计进行仿真和验证，结果表明该电路功能完全符合设计要求。     

嵌入式系统中MPEG-4解码IDCT的硬件实现和验证

离散余弦反变换(IDCT)广泛应用于MPEG-4等视频压缩、解压缩应用中。在嵌入式系统中,IDCT运算的效率将直接影响MPEG-4实时解码性能。文中根据嵌入式系统的特点,提出了一种新的IDCT硬件实现方法,并采用了一种新的验证手段对该硬件实现进行了全方位的验证。该方案已经应用于一款SoC芯片中的硬件MMA(多媒体加速单元)中。     

16位数字二阶∑-△调制器的分析与设计

文章阐述了∑-△调制器的基本工作原理,构建了二阶∑-△调制器的基本结构,提出了一种用Verilog HDL语言描述二阶∑-△调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶∑-△调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。     

基于March C＋改进算法的MBIST设计

针对SRAM内建自测试（MBIST）,介绍几种常用的算法,其中详细介绍March C＋算法,在深入理解March C＋算法的基础上对其提出改进,以此提高MBIST的故障覆盖率。并且利用自顶向下设计方法,Verilog HDl设计语言、设计工具等设计MBIST电路及仿真验证,证明了本设计的正确性和可行性。     

多功能数字钟电路的制作

该文是基于FPGA,采用Verilog HDL通过自下而上的设计方法完成的。根据功能将设计分为六大模块：仿电台报时、定时闹钟、时钟、日期、世界时间、显示模块,世界时间是格林威治时间,最终在Quartus II的开发环境下完成,并且使用FPGA的芯片EP2C8Q 208C8完成验证。结果表明,该设计切实可行,外围电路简单,模块功能强大,满足人们的需求,在FPGA的数字时钟设计方面具有很大的参考价值。     

基于门延时的数字TDC电路设计

为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法.采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中.通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证.该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定.     

光栅测量芯片中显示接口的设计

提出了一种光栅测量芯片中液晶显示接口的电路设计方法,电路主要由四个模块组成:MCU,CDU,I/O 以及一个同步 FIFO.使用 SMGl2864C 这款芯片作为液晶驱动模块,并应用了 Verilog 硬件描述语言来对整个电路结构进行描述,之后使用 Modelsim 工具来进行功能仿真,最后应用 Synplify 工具对所设计的整个电路进行综合.通过在 Xilinx VirtexⅡ FPGA 平台上进行的后仿真及验证,得到的时序分析结果显示出所设计的电路满足显示接口的设计要求.此外,本电路还有着很好的灵活性及可移植性,通过修改 MCU 模块中的时序约束参数,就可以达到在其他的液晶驱动电路下工作的目的.     

一种流水线ADC后台数字校准算法的实现

介绍了一种改进的流水线模数转换器(ADC)数字校准算法,该算法使用了一个低速高精确度的参考ADC,同时结合了变步长的最小均方误差(LMS)滤波器校正流水线ADC的误差,从而提高校准速度和精确度。使用Verilog HDL语言设计了这种后台数字校准算法的寄存器传输级(RTL)电路,同时采取Simulink和Modelsim联合仿真的方法对电路进行验证。验证结果表明,与固定步长的校准算法相比,改进的校准算法拥有更快的收敛速度和更高的收敛精确度。     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

深亚微米Sigma-Delta ADC设计方法研究

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法,在电路级的验证中,提出了从宏模型验证到晶体管级细电路验证这样一种新颖的设计方案,其中所提出的宏模型以6.5%的仿真时间获得97.5%的仿真精度,晶体管级电路以此指标设计,确保其一次验证通过,提高了系统设计效率。     

基于MATLAB定点运算的数字集成电路协同设计方法

为提高超大规模数字集成电路设计中算法评估和电路仿真的效率,介绍了一种基于MATLAB定点运算模型的数字集成电路协同设计方法。针对定点运算的基本操作,建立了一套可与硬件电路行为精确对应的MATLAB模型,并据此搭建出系统的总体定点算法模型。该模型既可与系统浮点算法模型对比以评估算法性能,又能模拟电路的操作,为硬件设计提供精确参考。通过与电路仿真软件的协同操作,可实现仿真结果的自动检查以及错误源头的快速定位,提高仿真和验证的效率。基于该方法设计了2种系统级芯片,均一次流片成功,证明了该方法的有效性。     

LCoS芯片集成参考电压源的设计

提出了一种集成LCoS芯片内的可编程多通道参考电压源的设计,简单介绍了LCoS显示系统的工作原理,给出了参考电压源部分电路的原理图、版图以及电路低功耗的实现方法。参考电压源由I2C接口电路、多通道寄存器、控制电路、多通道DAC以及多通道缓冲器组成。重点介绍了参考电压源中多通道DAC和多通道缓冲器的设计,用EDA设计工具完成了对缓冲器原理图的设计和仿真。最后用SMICCMOS工艺完成了缓冲器版图的设计以及后续的ERC、DRC和LVS检查和验证,仿真结果显示此电路系统能够完全满足LCoS显示系统的要求。