CMOS宽带互阻放大电路

介绍了用ＣＭＯＳ电流反馈放大器构成互阻放大器的基本原理。该互阻放大器具有宽频带、高增益、低功耗的特点,实用于Ｉ－Ｖ转换。文中给出设计指导思想,并给出模拟结果。     

基于开关电容技术的磁通门选频放大电路研究

传统磁通门信号处理电路中的选频放大电路由运放和电阻电容网络构成的多环反馈型带通滤波器组成,具有电路结构简单、可靠性高、成本低等特点.但电路中电阻、电容的值较大,不易集成.基于将磁通门传感器微型化的目的,在已有Hspice磁通门探头信号产生模型的基础上,提出一种由双2阶模块级联的开关电容带通滤波器实现选频放大功能的方法,...     

一种高稳定低功耗CMOS过热保护电路的设计

采用1．2μm CMOS工艺,设计了一种过热保护电路,并利用Cadence Spectre仿真工具对电路进行了仿真,结果表明,电路的输出信号对电源的抑制能力很强,在3．5V以上的电源电压工作下,输出过热保护信号所产生的过热温度点基本保持不变,约为132℃;同时在3V电源电压工作下,电路功耗约为1．05mW,而在9V的高压下工作,功耗仅为14．4mW。由此可见,此电路性能较好,可广泛应用在各种集成电路内部。     

一种紧凑的射频CMOS放大器LC输出匹配电路

提出了一种紧凑的射频互补金属氧化物半导体（Complementary Metal Oxide Semiconductor, CMOS）放大器LC输出匹配电路,利用放大器漏极偏置电感、输出端隔直电容与放大器输出端并联电感电容形成高阶LC谐振网络,可在占用较小芯片面积的条件下实现较传统L型匹配电路更宽频率范围的输出阻抗匹配。推导了该LC输出匹配电路元件值的计算式,并根据提出的设计方法,采用65 nm CMOS工艺设计了一款K频段放大器,其输出匹配电路尺寸仅98μm×150μm。仿真结果表明,在16.5～22.1 GHz频率范围内放大器的S₂₂<-10 dB,阻抗匹配带宽相比L型匹配电路增加166%。放大器实测S参数和仿真结果相符,验证了该LC匹配电路可实现紧凑的宽带阻抗匹配。     

CMOS宽带可变增益放大器

设计了一种CMOS宽带、低功耗可变增益放大器.在分析使用源极退化电阻的共源放大器高频特性基础上,通过加入频率补偿电容改变放大器的零极点分布,在不增加功耗的情况下扩展了带宽.分析了放大器在低增益下出现的增益尖峰现象并加以解决.使用跨导增强电路提高了放大器的线性度.两级可变增益放大器使用TSMC0.25μm CMOS工艺.仿真结果表明,放大器在3.3V电压下核心电路功耗为3.15mW,增益范围0～40dB;在负载为5pF电容时3dB带宽大于340MHz,输出三阶交调点高于3.5dBm.     

GSM通信系统中选频网络及天线电路的设计研究

本文介绍了900MHz数字移动通信发射电路的选频网络以及天线开关的设计,并对选频网络,天线开关等关键电路进行了详细参数计算。给出了电路图详细说明。通过测试各功能电路的参数,验证了所设计的电路是正确的。     

采用O.18μm CMOS RF模型的高线性度降频混频电路的设计

介绍了降频混频电路的电路结构及其工作原理,并且着重分析了一种高线性度的实现方法.电路采用了0.18um CMOS RF模型,通过仿真,得出了令人满意的结果.     

高Q值小型化氢频标蓝宝石微波腔的实验研究

针对蓝宝石氢原子频标的小型化问题,通过理论分析推导出微波腔参数的求解方程;通过计算机仿真分析,提出了设计小型微波腔的方法.该方法利用腔频率、Q值随腔尺寸及填充蓝宝石尺寸的变化关系,在保证温度系数的前提下,获得一种高Q值、小尺寸宝石的小型化腔,并利用仿真软件进行验证及优化,最后通过实验测得了该微波腔的参数,与仿真计算结果基本一致.实验得到该腔的Q值为68000,温度系数为-59.7kHz/℃,圆柱腔的外径为153mm,高度为172mm,与传统微波腔的参数(其中Q值50000,温度系数-62kHz/℃,腔外径176mm)相比有较大进步.     

VLSI片上互连线电感提取技术及考虑电感效应的互连分析

VDSM工艺下，芯片的高速、高集成度趋使电磁耦合作用不容忽略；而电感效应的引入使VLSI设计和验证变得复杂，本文阐述了VLSI片上互连线电感提取技术现状及发展方向，对各类提取方法作了扼要比较；同时探讨了互连分析中包含电感效应时存在的部分问题和解决办法，以期作为提高VLSI设计、分析和验证效率的有效向导。     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

A New Low Voltage CMOS Transconductor for VHF Filtering Applications

In this paper, a new differential input CMOS transconductor circuit for VHF filtering application is introduced. The new circuit has a very high frequency bandwidth, large linear differential mode input range and good common mode signal rejection capability. Using 0.35 m CMOS technology with 3 V power supply, the transconductor has a ±0.9 V linear differential input range with a –54 dB total harmonic distortion (THD) and more than 1 GHz – 3 dB bandwidth. The large signal DC analysis and small signal ac analysis derived by compact equations are in line with SpectreS simulation. A 3rd order elliptic low pass g _m-C filter with a cutoff frequency of 150 MHz is demonstrated as an application of the new transconductor.     

High Performance CMOS Transconductor for Mixed-Signal Analog-Digital Applications

This paper describes a CMOS building block dedicated to high performance mixed analog-digital circuits and systems. The circuit consists of six MOS transistors realizing a new wideband and tunable transconductance. The theory of operation of this device is presented and the effects of transistor nonidealities on the global performances are investigated. Use of the proposed circuit to realize tunable functions (Gm-C filter and current opamp) is illustrated. HSPICE simulations show a wide tuning range of the transconductance value from 40 S to 950 S (500 S) for ±2.5 V (±1.5 V) supply voltages. The transconductance value remains constant up to frequencies beyond 500 MHz. The bandpass filter built with few transconductance blocks and capacitances was simulated with ±2.5 V supply voltage, the center frequency is tunable in the range of 30 MHz to 110 MHz. However, the opamp, which is designed with a transresistance-transconductance architecture, was simulated with ±1.5 V supply voltage. The gain of the opamp can be tuned between 70 dB and 96 dB and high gain-bandwidth product of 145 MHz has been achieved at power consumption of less than 0.5 mW. Experimental results on a fabricated transconductor chip are provided.     

A Modified CMOS Balanced Output Transconductor with Extended Linearity

A new CMOS balanced output transconductor is presented. The circuit is based on applying the dynamic biasing technique on the floating current source to extend its linearity range. The difference in the biasing currents is compensated to maintain the two output currents balanced by subtracting it at the output nodes. The proposed transconductor is suitable for high frequency applications requiring a wide dynamic range. Rail-to-rail operation is achieved with THD of –33.64 dB. The bandwidth achieved by the transconductor is 240 MHz, and the supply voltage used is ±1.5 V.     

基于考毕兹振荡器的宽带混沌电路设计

针对某些雷达、通信等系统在应用中对混沌信号频域带宽的要求,设计了一种基于考毕兹振荡器电路的宽带混沌信号发生器。该混沌信号产生电路由考毕兹振荡器为基本谐振电路、级联若干容阻串并联单元的选频网络构成,混沌信号的上下限频率分别由基本谐振电路和第一节容阻串并联网络参数决定,通带频谱的平坦性受其他级联选频网络影响。根据初步分析和仿真试验,该混沌电路组成结构简单,能够产生带宽超过60MHz较为平坦的宽带混沌信号。     

New CMOS Fully‐Differential Transconductor and Application to a Fully‐Differential Gm‐C Filter

A new CMOS voltage‐controlled fully‐differential transconductor is presented. The basic structure of the proposed transconductor is based on a four‐MOS transistor cell operating in the triode or saturation region. It achieves a high linearity range of ± 1 V at a 1.5 V supply voltage. The proposed transconductor is used to realize a new fully‐differential Gm‐C low‐pass filter with a minimum number of transconductors and grounded capacitors. PSpice simulation results for the transconductor circuit and its filter application indicating the linearity range and verifying the analytical results using 0.35 μm technology are also given.     

一种高性能CMOS采样/保持电路

提出了一种高性能CMOS采样/保持电路,它采用全差分电容翻转型的主体结构有效减小了噪声和功耗。在电路设计中提出了新型栅源电压恒定的自举开关来极大减小非线性失真,并同时有效抑止输入信号的直流偏移。该采样/保持电路采用0.18μm1P-6M CMOS双阱工艺来实现,在1.8V电源电压、32MHz采样速率下,输入信号直到奈奎斯特频率时仍能达到86.88dB的无杂散动态范围(SFDR),电路的信号噪声失真比(SNDR)为73.50dB。最后进行了电路的版图编辑,并对样片进行了初步测试,测试波形表明,电路实现了采样保持的功能。     

CM7510系列CMOS高压模拟开关电路的研究

本文介绍CM7510系列CMOS高压模拟开关电路的设计,版图设计,工艺及电路性能。从理论和实验中分析了常规工艺中影响击穿电压的几个关键工艺参数。     

CMOS掉电保护电路

介绍了一种提高单片机运行可靠性的片内掉电保护电路，该电路可以检测电源电压的降低状况，并按规定的要求在电源电压降至下限阈值时启动内部复位产生器，从而复位ＣＰＵ并保证使其处于复位状态直至电源电压恢复正常。该ＣＭＯＳ掉电保护电路由取样电阻、１．２Ｖ参考电压源和ＣＭＯＳ电压比较器组成，并结合片内复位逻辑完成掉电保护功能。     

一种低噪声高线性度CMOS上变频混频器

设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系数约为11 dB,输入参考三阶交调点(IIP3)约为10.5 dBm。芯片工作在1.8 V电源电压下,消耗的电流为10 mA,芯片总面积为0.63 mm×0.78 mm。     

频率选择性衰落与气象条件的关系

利用计算机随机模拟了平衰落与带内色散及相关系数随气象条件的变化关系，得到了一些新的，较为重要的结论。