Synopsys推出新一代物理设计解决方案IC Compiler

随着工艺技术的发展，芯片复杂度不断增加，各设计目标之间的相关性和依赖性也不断提高。在设计流程中，逻辑综合、物理综合、时钟树综合．布局布线都由互相独立的工具分步完成，各步骤之间又互相影响，为了迟到设计目标，必然要在这些工具之间进行多次迭代，增加设计周期，且无法获得最佳的结果。     

威捷半导体采用Synopsys IC Compiler进行90纳米设计

全球电子设计自动化软件工具(EDA)领导厂商Synopsys(Nasdaq:SNPS)近日宣布,美国威捷半导体公司(Silicon Optix)采用Synopsys IC Compiler下一代布局布线解决方案,设计其高性能视频处理器。长期以来,威捷半导体一直是Synopsys布局布线技术的用户。为了转向90纳米工艺,威捷半导体     

瑞萨科技采用Synopsys VCS解决方案和VMM方法论

瑞萨科技采用了Synopsys的VCS功能验证解决方案开发复杂的SoC,并选定了VMM方法集,即Verification Methodology Manual(VMM) for System Verilog,用于验证其重要的SuperHyway总线片上互连架构。     

瑞萨使用Magma与Synopsys执行设计EDA工具完成SoC设计

飞利浦电子日前宣布，其位于印度的设计中心将开始进行65纳米和90纳米芯片设计。这些设计瞄准下一代消费芯片，包括那些基于Nexperia平台的芯片产品。     

Synopsys升级下一代IC设计、验证和仿真解决方案

正2014年3月,早春的上海,突然造访的Synopsys公司董事长兼全球联合首席执行官Aartde Geus博士在这里面向中国大陆的专业媒体,率先做了一系列针对IC设计、验证和仿真的重要产品发布,为面对复杂SoC芯片设计的工程师解决挑战提供了全新的解决方案。Aart de Geus博士首先介绍的是业界最快的仿真系统ZeBu Ser ver-3,新的Sy nopsys ZeBu     

SoC ENCOUNTER提供0.13微米层次化IC设计解决方案

Cadence Design Systems日前发布了两种针对0.13微米及以下工艺IC设计的新产品,并宣布了三个成功客户设计案例。Cadence SoC Encounter是为规模至三千万门的大型片上系统（SoC）设计提供的从前端到后端完整层次化IC实现解决方案。Cadence First EncounterUltra提供了虚拟原型、物理综合和全芯片层次化预布局及物理布局。Cadence已收到来自重要的SoC客户的订单并已交付Encounter产品,这些客户包括AgereSystems、CoSine Communications和Toshiba America ElectronicComponents。     

Synopsys聚集中国IC设计市场

潘建岳先生1992年毕业于北京清华大学,获工程学士和硕士学位。并于2003年获中欧国际工商学院高层工商管理硕士(EMBA)学位。潘先生现任Synopsys中国区首席代表,董事总经理。全面负责中国及香港地区业务。潘建岳先生加入Synopsys九年以来,带领中国地区业务取得了50倍的成长。在过去的六年中使中国市场的销售额取得了年平均70%的增长率。期间,致力于把最新的IC设计技术和方法介绍给中国客户,参与了中国“909”项目和“863”IC设计孵化基地的建设,推动跨国公司在中国建立研发中心,并为国内有前景的IC设计新公司介绍风险投资。同时担任CAS-Synopsys联合SoC实验室联合主任,中科院EDA中心客座教授。     

Synopsys公司访谈记Synopsys聚集中国IC设计市场

潘建岳先生1992年毕业于北京清华大学,获工程学士和硕士学位.并于2003年获中欧国际工商学院高层工商管理硕士(EMBA)学位.潘先生现任Synopsys中国区首席代表,董事总经理.全面负责中国及香港地区业务.     

Synopsys与中科院共建先进SoC设计联合实验室

中国科学院与美国Synopsys公司最近在北京建立先进SoC设计联合实验室,该实验室将采用Synopsys公司最先进的设计工具,为中科院所属院所提供0.13微米、0.15微米集成电路产品设计开发和教学培训服务。     

Synopsys在SoC设计方法学领域取得进展

与Xilinx合作出版业界首本基于FPGA的SoC设计原型方法手册新思科技有限公司(Synopsys)和可编程逻辑行业领导者Xilinx公司,日前宣布推出《基于FPGA的原型方法手册》一书(FPMM),这是     

瑞萨科技选用两款ARM处理器

泰克公司（Tektronix）日前宣布将在加州Santa、Clara新开设的校准服务中心推出一套完整的示波器校准服务。新的“泰克优势服务”将为那些寻求厂商校准证书的用户提供他们所需的服务，并通过灵活的时间预约和转递服务为用户提供更多便利。     

新思科技发布Synopsys Eclypse低功耗解决方案

新思科技（Synopsys）日前发布了Synopsys Eclypse低功耗解决方案。它是最全面的、行之有效的系统级解决方案，包含验证、执行和sign-off等工具，以及低功耗芯片开发IP、方法和服务方案。     

变化中的SoC设计流程

身处市场领先地位的SoC（系统单芯片）设计团队认为，“惯常的业务”已不复重现，强大的技术与商务力量（似乎独立于EDA供应商的路线图），都在将SoC设计方法重新塑造为新的形式，并与仅仅几年前的最佳实践有非常大的差异。     

SoC系统级设计流程

简介当前的系统级芯片(SOC)越来越复杂,设计中包括有嵌入式软件运行在众多处理器内核上;这些内核又分别和存储器与外围设备相连接。随着复杂性的增长,也有越来越多的软件与硬件外设是重用的知识产权(IP)模块。现在有一种流行的设计方式,被称为以平台为基础的设计(PBD)。这种设计方式就是应用这些IP模块配置成平台;或者将这些平台的体系结构重新配置快速设计出后续的派生设计;或者按照特殊的应用要求增加一些专有的模块,使各种派生的设计具有鲜明的个性特点。在设计流程尽可能的早期,应基于SystemC的事务级(transactionlevel)开展尽可能…     

Synopsys:15年相伴中国IC设计

在半导体行业的大型跨国企业中,很难找到一个由中国大陆人担任领导决策层的企业,Synopsys公司全球副总裁兼亚太区总裁潘建岳是其中的一个例外。1995年,Synopsys公司建立中国代表处,潘建岳以团队第三人的角色开始搭建Synopsys中国。15年间,Synopsys在亚洲的发展,从中国最早的3人团队,成长为覆盖亚太区超过1500名员工的规模;     

Synopsys和中芯国际合作推出65-nm到40-nm的SoC设计解决方案

全球领先的半导体设计、验证、和制造软件及知识产权（IP）的供应商新思科技有限公司和中芯国际集成电路制造有限公司宣布已正式提供用于中芯国际先进65-nm工艺的系统级芯片（SoC）综合设计解决方案。该解决方案将Synopsys丰富的DesignWare接口、模拟IP产品组合和其他基础性IP,通过可调参考流程与Galaxy TM实施平台集成在一起。     

Synopsys和中芯国际合作推出65nm～40nm的SoC设计解决方案

<正>全球领先的半导体设计、验证和制造软件及知识产权(IP)的供应商新思科技有限公司和中芯国际集成电路制造有限公司11月15日宣布已正式提供用于中芯国际先进65nm工艺的系统级芯片(SoC)综合设计解决方案。该解决方案将Synopsys丰富的Design Ware(?)接口、模拟IP产品组合和     

低功耗IC设计流程

引言随着IC设计的集成度和复杂度日益增加,如何进行低功耗设计已成为业界必须面对的棘手问题,而最有效的解决方法之一便是整个行业的有效合作。为此,由应用材料(AppliedMaterials)、ARM(包括其ArtisaARM物理IP项目组)、Cadence和TSMC等公司联合发起的硅设计链产业协作组织(SDC)     

华虹NEC携手Synopsys开发参考设计流程

电子设计自动化(EDA)软件工具厂商Synopsys与上海华虹NEC电子有限公司近日宣布,双方将携手开发应用于华虹NECO．18μm工艺的参考设计流程2．0版本。华虹NEC选择Synopsys作为其首选EDA供应商后,将充分利用Synopsys Professional Ser- vices开发基于Synopsys Galaxy设计平台和Discovery验证平台,以及华虹NEC I/O和标准单元库的完整     

华虹NEC携手Synopsys开发参考设计流程

作为“中国最具成长性IC设计公司”,埃派克森微电子(Apexone)一直强调其在成熟市场快速推出替代性产品的能力,技术创新能力令人瞩目。Apexone总裁兼CEO高勇将公司产品规划总结为三块屏；电视、电脑和手机。除了已推出的鼠标控制器,Apexone还将陆续推出液晶电视及电脑周边的数字音频D类放大器、3G通信数据转换器、OTP和Wireless产品。目前,Apexone大量出货的主打