共查询到20条相似文献,搜索用时 15 毫秒
1.
国内外许多公司都在开发有关MPEG-4视频标准的产品,最具代表意义的即是数字视频录像机(DVR)。为了缩短开发周期,这里介绍基于嵌入式Linux操作系统,应用专用音视频编解码芯片AT2042实现数字视频录像机功能,该系统实现MPEG-4视频标准高级框架的编解码器,并在此基础上添加数字硬盘的功能,例如编码存储、解码播放、快进、快退和暂停等功能。最后给出系统的实际运行的测试结果。该系统已实现对视频数据的编、解码,且实现MPEG-4/MPEG-2/MPEG-1 H.263视频标准,并已成为成型产品推向市场。 相似文献
2.
MPEG-4嵌入式视频解码系统的研究与实现 总被引:1,自引:0,他引:1
提出MPEG-4嵌入式视频解码系统的实现方案,分析MPEG-4嵌入式视频解码系统的结构。以SmartARM不起2200开发板为目标硬件平台,在μClinux操作系统基础上,实现了MPEG-4视频解码系统的在嵌入式平台上的移植,并对解码系统从算法和结构上进行优化。最后对系统进行测试,并给出了系统的实现效果。实验结果表明本设计实现了视频解码的要求并能取得较好的视觉效果。 相似文献
3.
目标是在以DaVinci TMS320DM355为核心的视频处理平台上实现视频流的实时播放。将采用Gstreamer框架结构开发TMS320DM355芯片的插件,实现经MPEG-4压缩后的AVI格式多媒体数据流的解码,并输出到电视机上播放。同时使用红外模块MSP430进行遥控,利用OSD开发系统界面。最后实现了一个功能完善的播放系统,达到了开发目的。 相似文献
4.
5.
一种基于SoC的MPEG-4视频解码加速器 总被引:1,自引:0,他引:1
实现了一种应用于系统芯片(SoC)的MPEG-4视频解码加速器。该解码器可完成MPEG-4解码中计算量最大的离散余弦变换(IDCT)、反量化(inverse quantization)和运动补偿叠加(reconstruction)。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足MPEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对MPEG-4简单层(simple profile)实时解码。 相似文献
6.
分析了MPEG-视频编解码系统结构,在此基础上给出一个实时的MPEG-4视频编解码系统架构,并对解码的具体步骤进行了详细分析,预测了MPEG-4的编解码芯片的趋势. 相似文献
7.
8.
9.
10.
详细分析了MPEG-4视频解码算法,设计出基于ARM926EJ-S处理器的MPEG-4软件解码方案.通过对模块算法进行优化,提高了嵌入武终端MPEC-4解码器的性能. 相似文献
11.
本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。 相似文献
12.
13.
14.
15.
Cedric Caron 《电子设计技术》2006,13(12):156-157
音频视频同步、内容保护和强大的系统解决方案是采用MPEG-4 AVC时需要考虑的主要因素。MPEG-4先进视频解码(AVC)已在广泛的消费与专业应用领域迅速成为主导视频编解码器,这些应用包括广播、高清DVD、安全系统和视频会议设备。采用这种强大的编码标准,即H.264的新应用正在不断推出并走向市场。因此,设计师在开发基于MPEG-4 AVC的产品时充分理解这些选择十分重要。 相似文献
16.
17.
本文简明介绍了MPEG-2的系统结构及系统流的解码,着重分析了视频解码器的功能原理及其实现方案,并就视频解码芯片CL9100的功能作一些介绍。 相似文献
18.
本文介绍了一种基于嵌入式的MPEG-4视频解码器,系统基于ADI BF533的软解码的方式实现将输入的MPEG-4码流转换成PAL/NTSC制式的电视信号输出,并针对BF533做了代码上的优化。 相似文献
19.
针对数字网络视频监控系统的需求,研制了一种基于MPEG-4网络视频服务器。采用AT91RM9200芯片作为嵌入式CPU芯片,GO7007SB芯片作为MPEG-4硬件压缩芯片。从系统的硬件设计和软件设计2部分介绍了系统的音视频采集、压缩、存储、传输及系统控制等方面设计。实验证明,该系统性能稳定、使用灵活,在视频监控、视频会议等各个领域中将会有广泛的应用前景。 相似文献
20.
基于DM642DSP的MPEG-4视频解码算法优化设计 总被引:1,自引:4,他引:1
讨论并实现了基于DSP的MPEG-4视频实时解码算法。首先系统级优化算法,修改适于DSP的数据结构以减小算法对存储器的要求,然后有效分配片上核心内存,针对DSP自身的特点,对EDMA、缓存Cache、线性汇编优化和软件流水及CCS优化工具等方面做专门优化。实验结果证明,该优化算法可实现多路视频图像的实时解码,在码流300 kb/s、CIF分辨率I、BP模式条件下,MPEG-4解码算法速度可达190-200 f/s。 相似文献